一种用于数字化PET探测器的时钟分配装置

    公开(公告)号:CN107168458A

    公开(公告)日:2017-09-15

    申请号:CN201710422535.1

    申请日:2017-06-07

    CPC classification number: G06F1/10 G06F1/12 G06F1/24 H04J3/06 H04J3/0644

    Abstract: 本发明提供一种用于数字化PET探测器的时钟分配装置,其包括至少一个时钟模块,各时钟模块包括:用于产生时钟信号的有源晶振;与有源晶振通信连接的锁相环,锁相环处理时钟信号并产生第一差分信号;与锁相环连接以及十二路输出连接器分别通信连接的第一时钟扇出缓冲器;与十二路输出连接器通信连接的FPGA芯片,FPGA芯片向输出连接器发送其产生的第二低电压差分信号;与FPGA芯片连接以可选择地发送相对的高电平或者低电平的滑动开关;与FPGA芯片连接以发送复位信号的轻触开关;与FPGA芯片以及第二时钟扇出缓冲器连接的输入连接器。本发明可提供最少12路同步时钟信号和同步复位信号,且时钟模块之间可级联为树状结构以提供更多输出,适用性强。

    用于跨数据处理系统的接口的频率确定的系统和方法

    公开(公告)号:CN104731733B

    公开(公告)日:2017-09-12

    申请号:CN201410699461.2

    申请日:2014-11-27

    Abstract: 本发明涉及一种用于跨数据处理系统的接口的频率确定的系统和方法。一个或多个系统、设备、方法和/或过程可确定处理器单元的最大高速缓存命令速率。所述处理器单元的接口被配置为耦合到多处理器系统的互连并被配置以便:所述接口的第一部分向所述接口的第二部分提供信号,其中所述接口的所述第一部分使用已知频率操作并且所述接口的所述第二部分使用所述处理器单元的高速缓存频率操作;所述接口的所述第二部分传播所述信号;所述接口的所述第一部分从所述接口的所述第二部分接收所述信号;所述接口的所述第一部分基于所述已知频率、所述高速缓存频率和所述信号确定高速缓存命令速率;以及所述接口向所述互连提供指示所述高速缓存命令速率的信息。

    一种应用程序与服务器时间同步的方法及装置

    公开(公告)号:CN107122001A

    公开(公告)日:2017-09-01

    申请号:CN201710210504.X

    申请日:2017-03-31

    CPC classification number: G06F1/12 G06F9/52

    Abstract: 本发明提供一种应用程序与服务器时间同步的方法及装置,该方法包括:在对本地存储服务器时间进行更新的过程中,对于当前更新周期,在所述当前更新周期的起始时刻,从服务器侧获取第一服务器时间作为本地存储服务器时间;基于Flash的帧频机制,对所述本地存储服务器时间进行更新;将所述第一服务器时间与更新后的本地存储服务器时间进行比较,当两者间隔小于预设周期长度时,重复对本地存储服务器时间进行更新,当两者间隔等于预设周期长度时,进入下一更新周期。本发明大大减小了向服务器请求服务器时间的频率,避免了服务器可能因超负荷工作而奔溃。

    一种刀片服务器的BMC时间管理的系统和方法

    公开(公告)号:CN106951027A

    公开(公告)日:2017-07-14

    申请号:CN201710198687.8

    申请日:2017-03-29

    Inventor: 梁锐 李冠广

    CPC classification number: G06F1/12

    Abstract: 本发明公开了一种刀片服务器的BMC时间管理的系统和方法,属于计算机系统技术领域。本发明的刀片服务器的BMC时间管理的系统,由BMC基板管理控制器、ME英特尔管理引擎接口、SMC系统管理控制器、RTC实时时钟和NTP网络时间协议服务器构成,所述BMC基板管理控制器与ME英特尔管理引擎接口、SMC系统管理控制器分别连接,SMC系统管理控制器与RTC实时时钟、NTP网络时间协议服务器分别连接。该发明的刀片服务器的BMC时间管理的系统可以使BMC通过多种途径获取时间,从而保证时间的准确性,具有很好的推广应用价值。

    一种微控制器芯片中的时钟多路控制单元

    公开(公告)号:CN106774632A

    公开(公告)日:2017-05-31

    申请号:CN201611157036.6

    申请日:2016-12-15

    CPC classification number: G06F1/06 G06F1/12

    Abstract: 本发明公开了一种微控制器芯片中的时钟多路控制单元,芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE。本发明微控制器内核可以在应用场景中随时从某一工作时钟切换到另一工作时钟,并且能够保证时钟信号在切换的过程中不出现毛刺,同时不存在竞争条件,以确保芯片内所有的寄存器不会因为时钟信号上出现毛刺或者竞争而出现时序上的违背,导致微控制器芯片出现错误响应。本发明的优点还在于微控制器芯片能够根据应用时的需要,在高频工作时钟与低频工作时钟之间随时切换,从而使整个应用系统可能获得更低的功耗。

    一种基于VPX架构的多计算机系统时间同步方法与装置

    公开(公告)号:CN106708169A

    公开(公告)日:2017-05-24

    申请号:CN201611268778.6

    申请日:2016-12-31

    Abstract: 本发明公开了一种基于VPX架构的多计算机系统时间同步方法与装置,该装置包括:电平转换电路,用于对输入的B码完成RS485/422到TTL信号的电平转换;FPGA电路,用于将输入进来的B码解出年月日时分秒信息,并恢复出秒脉冲信号;实现B码信息的解析和守时;授时寄存器组,用于通过接收温补晶振过来的时钟计数,并由秒脉冲信号来做清零处理,由此获得1微秒以上分辨率的时间信息;PCIE交换器,用于为刀片服务器提供FPGA电路解码出来的时间信息;所述PCIE交换器通过FPGA电路提供的PCIE接口与FPGA电路连接;处理器,用于配置PCIE交换信息;所述处理器与PCIE交换器连接。本发明对时精度可以达到10us以内,能有效解决刀片服务器上各刀片的时间统一问题,经济效益明显。

Patent Agency Ranking