-
公开(公告)号：CN104731757B
公开(公告)日：2017-09-29
申请号：CN201410699603.5
申请日：2014-11-27
Applicant: 国际商业机器公司
Inventor： P·A·冈菲尔德 , G·L·格思里 , J·T·小霍拉瓦伊 , D·J·克洛拉克 , C·F·马里诺 , P·S·雷迪 , M·S·西格尔 , W·J·斯塔克 , J·A·施蒂切利
IPC: G06F15/173
CPC classification number: G06F13/36 , G01R31/08 , G06F3/00 , G06F13/4068 , Y02D10/14 , Y02D10/151
Abstract: 本发明涉及一种用于基于已删除命令确定命令速率的系统和方法。在一个或多个实施例中，所描述的一个或多个系统、设备、方法和/或过程可以：经由互连将速率主节点命令发送到多个处理节点中的至少一个；确定接收到与所述速率主节点命令关联的指示已删除命令的消息；确定与已删除命令关联的计数满足阈值；以及响应于确定所述计数满足所述阈值，经由所述互连向所述处理节点提供指示命令速率的信号。此外，可以响应于确定接收到所述消息，递增所述计数。多个处理节点中的所述至少一个可以经由所述互连接收指示所述命令速率的所述信号，并且可以在经由所述互连发出推测命令中使用所述命令速率。
-
Patent Agency Ranking
公开(公告)号：CN104731733A
公开(公告)日：2015-06-24
申请号：CN201410699461.2
申请日：2014-11-27
Applicant: 国际商业机器公司
IPC: G06F13/38
CPC classification number: G06F12/0833 , G06F1/04 , G06F1/12 , G06F1/324 , G06F12/0831 , G06F13/1652 , G06F2212/62 , Y02D10/126 , Y02D10/13 , Y02D10/14
Abstract: 本发明涉及一种用于跨数据处理系统的接口的频率确定的系统和方法。一个或多个系统、设备、方法和/或过程可确定处理器单元的最大高速缓存命令速率。所述处理器单元的接口被配置为耦合到多处理器系统的互连并被配置以便：所述接口的第一部分向所述接口的第二部分提供信号，其中所述接口的所述第一部分使用已知频率操作并且所述接口的所述第二部分使用所述处理器单元的高速缓存频率操作；所述接口的所述第二部分传播所述信号；所述接口的所述第一部分从所述接口的所述第二部分接收所述信号；所述接口的所述第一部分基于所述已知频率、所述高速缓存频率和所述信号确定高速缓存命令速率；以及所述接口向所述互连提供指示所述高速缓存命令速率的信息。
-
公开(公告)号：CN104731757A
公开(公告)日：2015-06-24
申请号：CN201410699603.5
申请日：2014-11-27
Applicant: 国际商业机器公司
Inventor： P·A·冈菲尔德 , G·L·格思里 , J·T·小霍拉瓦伊 , D·J·克洛拉克 , C·F·马里诺 , P·S·雷迪 , M·S·西格尔 , W·J·斯塔克 , J·A·施蒂切利
IPC: G06F15/173
CPC classification number: G06F13/36 , G01R31/08 , G06F3/00 , G06F13/4068 , Y02D10/14 , Y02D10/151
Abstract: 本发明涉及一种用于基于已删除命令确定命令速率的系统和方法。在一个或多个实施例中，所描述的一个或多个系统、设备、方法和/或过程可以：经由互连将速率主节点命令发送到多个处理节点中的至少一个；确定接收到与所述速率主节点命令关联的指示已删除命令的消息；确定与已删除命令关联的计数满足阈值；以及响应于确定所述计数满足所述阈值，经由所述互连向所述处理节点提供指示命令速率的信号。此外，可以响应于确定接收到所述消息，递增所述计数。多个处理节点中的所述至少一个可以经由所述互连接收指示所述命令速率的所述信号，并且可以在经由所述互连发出推测命令中使用所述命令速率。
-
公开(公告)号：CN104731758B
公开(公告)日：2017-12-01
申请号：CN201410699712.7
申请日：2014-11-27
Applicant: 国际商业机器公司
IPC: G06F15/173 , G06F15/167
CPC classification number: G06F13/4031 , G06F13/362 , Y02D10/14 , Y02D10/151
Abstract: 本发明涉及一种用于在多处理器数据处理中通信的系统和方法。一个或多个系统、设备、方法和/或过程可以经由互连从处理节点接收消息，并且基于消息的第一部分的优先级或者基于消息的第二部分的到期时间，消息的所述第一部分可以取代消息的所述第二部分。在一个实例中，可以经由所述互连的结构控制器(FBC)的缓冲器存储消息的所述第二部分，并且与高于消息的所述第二部分的优先级关联的消息的所述第一部分可以在所述缓冲器中取代消息的所述第二部分。消息的所述第二部分可以包括推测命令。在另一个实例中，可以经由所述缓冲器存储消息的所述第二部分，并且与到期时间关联的消息的所述第二部分可以基于所述到期时间而取代消息的所述第二部分。
-
公开(公告)号：CN104731733B
公开(公告)日：2017-09-12
申请号：CN201410699461.2
申请日：2014-11-27
Applicant: 国际商业机器公司
IPC: G06F13/38
CPC classification number: G06F12/0833 , G06F1/04 , G06F1/12 , G06F1/324 , G06F12/0831 , G06F13/1652 , G06F2212/62 , Y02D10/126 , Y02D10/13 , Y02D10/14
Abstract: 本发明涉及一种用于跨数据处理系统的接口的频率确定的系统和方法。一个或多个系统、设备、方法和/或过程可确定处理器单元的最大高速缓存命令速率。所述处理器单元的接口被配置为耦合到多处理器系统的互连并被配置以便：所述接口的第一部分向所述接口的第二部分提供信号，其中所述接口的所述第一部分使用已知频率操作并且所述接口的所述第二部分使用所述处理器单元的高速缓存频率操作；所述接口的所述第二部分传播所述信号；所述接口的所述第一部分从所述接口的所述第二部分接收所述信号；所述接口的所述第一部分基于所述已知频率、所述高速缓存频率和所述信号确定高速缓存命令速率；以及所述接口向所述互连提供指示所述高速缓存命令速率的信息。
-
公开(公告)号：CN104731758A
公开(公告)日：2015-06-24
申请号：CN201410699712.7
申请日：2014-11-27
Applicant: 国际商业机器公司
IPC: G06F15/173 , G06F15/167
CPC classification number: G06F13/4031 , G06F13/362 , Y02D10/14 , Y02D10/151
Abstract: 本发明涉及一种用于在多处理器数据处理中通信的系统和方法。一个或多个系统、设备、方法和/或过程可以经由互连从处理节点接收消息，并且基于消息的第一部分的优先级或者基于消息的第二部分的到期时间，消息的所述第一部分可以取代消息的所述第二部分。在一个实例中，可以经由所述互连的结构控制器(FBC)的缓冲器存储消息的所述第二部分，并且与高于消息的所述第二部分的优先级关联的消息的所述第一部分可以在所述缓冲器中取代消息的所述第二部分。消息的所述第二部分可以包括推测命令。在另一个实例中，可以经由所述缓冲器存储消息的所述第二部分，并且与到期时间关联的消息的所述第二部分可以基于所述到期时间而取代消息的所述第二部分。
-
-
-
-
-
Search Results
6
records
(took 0.025 seconds)
