-
公开(公告)号：CN106920796A
公开(公告)日：2017-07-04
申请号：CN201710134788.9
申请日：2017-03-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11529 , H01L27/11531 , H01L27/11573
CPC分类号： H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L27/11529 , H01L27/11531 , H01L27/11573
摘要： 本发明提供了一种3D NAND存储器件及其制造方法，通过在半导体阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3D NAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3D NAND存储器件的尺寸。
-
公开(公告)号：CN106920795A
公开(公告)日：2017-07-04
申请号：CN201710134367.6
申请日：2017-03-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11529 , H01L27/11573 , H01L25/18 , H01L21/50 , H01L21/66
CPC分类号： H01L27/11529 , H01L22/14 , H01L25/18 , H01L25/50 , H01L27/11573
摘要： 本申请实施例公开了一种存储器结构及其制备方法，该存储器结构中，在CMOS芯片的正面形成有第一金属图案层。其中，存储器结构中的至少部分导电凸块、所述TAC、所述第一通孔、所述第二通孔以及所述第一金属图案层上的金属图案之间形成电连接，从而使多个TAC通过所述导电凸块、第一通孔和第二通孔以及第一金属图案层上的金属图案按照特定方式连接形成测试TAC性能的测试结构。通过对该测试TAC性能的测试结构的测试，能够实现对TAC性能的测试。基于此，本申请实施例还公开了一种存储器结构的测试方法。
-
公开(公告)号：CN106708153A
公开(公告)日：2017-05-24
申请号：CN201710135653.4
申请日：2017-03-08
申请人： 长江存储科技有限责任公司
IPC分类号： G05F1/56
摘要： 本发明实施例公开了一种高带宽低压差线性稳压器，包括：比较器、第一开关管和米勒电容；所述比较器的第一输入端连接参考电压，所述比较器的第二输入端连接所述第一开关管的第一端，所述比较器的输出端连接所述第一开关管的控制端；所述第一开关管的第一端连接负载，所述第一开关管的第二端连接电源电压；所述米勒电容的第一端连接所述第一开关管的控制端，所述米勒电容的第二端连接所述第一开关管的第一端。本发明实施例中的高带宽LDO无需要求闭环电路的输出稳定，通过米勒电容使第一开关管的输出震荡稳定在负载要求的范围之内，无需限制LDO的带宽以使其输出稳定，实现了高带宽、负载瞬态响应速度快的低压差线性稳压器。
-
公开(公告)号：CN109920790B
公开(公告)日：2022-04-12
申请号：CN201910114048.8
申请日：2017-03-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/115 , H01L27/11582 , H01L27/1157 , H01L27/11556 , H01L27/11524
摘要： 本发明实施例公开了一种三维存储器及其通道孔结构的形成方法，该形成方法通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，同时也降低了所述三维存储器的制作工艺难度和成本。
-
公开(公告)号：CN109935593B
公开(公告)日：2021-09-28
申请号：CN201811524008.2
申请日：2017-03-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
摘要： 本发明提供了一种3D NAND存储器件及其制造方法，通过在半导体阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3D NAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3D NAND存储器件的尺寸。
-
公开(公告)号：CN110313061A
公开(公告)日：2019-10-08
申请号：CN201880009111.5
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/768 , H01L27/11578 , H01L27/11551
摘要： 本发明提出了一种3D存储器设备的接合开口结构和其制造方法。此接合开口结构包括穿过第一堆叠层与第一绝缘连接层的第一通孔、位于该第一通孔的底部的第一沟道结构、位于该第一通孔的侧壁上的第一功能层、位于该第一功能层的侧壁上的第二沟道结构、在该第一通孔上方的第三沟道结构、位于该第三沟道结构上的第二堆叠层、位于该第二堆叠层上的第二绝缘连接层、穿过该第二堆叠层与该第二绝缘连接层的第二通孔、设置在该第二通孔的侧壁上的第二功能层、位于该第二功能层的侧壁上的第四沟道结构、以及在该第二通孔上的第五沟道结构。
-
公开(公告)号：CN110249283A
公开(公告)日：2019-09-17
申请号：CN201880005495.3
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： G05F1/56
摘要： 一种低压差稳压器(100)包括第一开关晶体管(104)、比较器(102)以及米勒电容器(106)。第一开关晶体管(104)的第一端子连接至负载(108)，而第一开关晶体管(104)的第二端子连接至电源电压。比较器(102)的第一输入端子连接至参考电压(Vref)，比较器(102)的第二输入端子连接至第一开关晶体管(104)的第一端子，且比较器(102)的输出端子连接至第一开关晶体管(104)的控制端子。米勒电容器(106)的第一端子连接至第一开关晶体管(104)的控制端子，且米勒电容器(106)的第二端子连接至第一开关晶体管(104)的第一端子以及负载(108)。
-
公开(公告)号：CN110121775A
公开(公告)日：2019-08-13
申请号：CN201880005566.X
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11529
摘要： 3D NAND存储器设备(200)包括：衬底(202)；在衬底(202)上的、包括阶梯结构(212)的交替堆叠层(216)；垂直延伸穿过交替堆叠层(216)的阻挡结构(124、235)。交替堆叠层(216)包括介电质交替堆叠(214)和导体/介电质交替堆叠(210)。介电质交替堆叠(214)包括：至少被阻挡结构(124、235)环绕的介电层对。导体/介电质交替堆叠(210)包括导体/介电层对。存储器设备(200)还包括沟道结构(218)和狭缝结构(228)、蚀刻停止层(226)以及第一接触，所述沟道结构与狭缝结构中的每一者垂直延伸穿过导体/介电质交替堆叠(210)，所述蚀刻停止层(226)位于沟道结构(218)的一端上。以下各项中的每一项与各第一接触中的一个相接触：位于阶梯结构(212)中的导体/介电质交替堆叠(210)中的导体层(206)、蚀刻停止层(226)、以及狭缝结构(228)。
-
公开(公告)号：CN110114875A
公开(公告)日：2019-08-09
申请号：CN201880005434.7
申请日：2018-03-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11524
摘要： 公开了3D存储器件的贯穿阵列触点结构及其制造方法的实施例。存储器件包括设置于第一衬底上的交替堆叠层。交替堆叠层包括第一区域与第二区域，所述第一区域包括介电质交替堆叠，所述第二区域包括导体/介电质交替堆叠。存储器件还包括：垂直延伸穿过交替堆叠层以将第一区域与第二区域横向分离的阻隔结构；位于第一区域中的多个贯穿阵列触点，每个贯穿阵列触点垂直延伸穿过介电质交替堆叠；与贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路以及在外围电路上形成的外围连接层。阵列互连层键合到外围互连层上，使得外围电路与至少一个贯穿阵列触点电连接。
-
公开(公告)号：CN109935593A
公开(公告)日：2019-06-25
申请号：CN201811524008.2
申请日：2017-03-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
摘要： 本发明提供了一种3D NAND存储器件及其制造方法，通过在半导体阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3D NAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3D NAND存储器件的尺寸。
-
-
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.053 秒)
