公开(公告)号：CN118553794B

公开(公告)日：2024-10-11

申请号：CN202411020660.6

申请日：2024-07-29

Applicant: 西安电子科技大学

Inventor： 汤晓燕 ,  张一博 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  周瑜 ,  张玉明

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种方形双不对称元胞结构UMOSFET及制备方法，该UMOSFET包括：SiC衬底；外延N‑漂移区设置在SiC衬底的上表面；P阱区设置在外延N‑漂移区的上表面；N+区设置在P阱区的上表面；P+阱区从N+区的上表面向下延伸贯穿N+区和P阱区，P+阱区对N+区和P阱区形成包围结构；沟槽栅结构包括沟槽以及设置沟槽内的栅极部分，沟槽在N+区的相邻两侧面与P+阱区的相接位置从上表面向下延伸；源极设置在N+区和P+阱区的上表面；漏极设置在SiC衬底的下表面。本发明能够有效地降低器件的比导通电阻，同时没有增加额外的芯片面积。

公开(公告)号：CN118571948A

公开(公告)日：2024-08-30

申请号：CN202411056005.6

申请日：2024-08-02

Applicant: 西安电子科技大学

Inventor： 汤晓燕 ,  张一博 ,  袁昊 ,  宋庆文 ,  杜丰羽 ,  周瑜 ,  张玉明

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种具有高抗短路能力的VDMOSFET及制备方法，属于半导体技术领域，该VDMOSFET由若干方形不对称半元胞结构组成，相邻方形不对称半元胞结构包括：衬底层；N‑外延层；第一、第二PWELL；第一、第二P+源区；第一、第二N+源区；第一、第二栅电极；第一、第二源电极；漏电极；其中，从俯视方向看：以第一N+源区的中心为对称轴，包括第一N+源区、第一PWELL和第一P+源区的半元胞结构上下、左右均为不对称；以第二N+源区的中心为对称轴，包括第二N+源区、第二PWELL和第二P+源区的半元胞结构上下、左右均为不对称。本发明通过改变器件的结构可以提升器件的短路能力、降低器件的比导通电阻。

公开(公告)号：CN114122125B

公开(公告)日：2024-06-04

申请号：CN202111315935.5

申请日：2021-11-08

Applicant: 西安电子科技大学

Inventor： 元磊 ,  侯伟群 ,  汤晓燕 ,  张艺蒙 ,  宋庆文 ,  张玉明

IPC: H01L29/745 ,  H01L29/749 ,  H01L29/06 ,  H01L21/332

Abstract: 本发明公开了一种混合栅控结构的碳化硅晶闸管及其制备方法，包括N型4H‑SiC衬底；依次设置于衬底上表面的N型4H‑SiC缓冲层、P型4H‑SiC漂移层和N型4H‑SiC门极区；阳极区设置于V型凹槽两侧的门极区上；SiO2栅氧化层、第一Al接触层依次设置于V型凹槽内；第一SiO2钝化层设置于门极区两端；N型4H‑SiC JFET关断栅沟道区设置于门极区上；JFET栅电极设置于第一SiO2钝化层上；N型4H‑SiC短路区设置于JFET关断栅沟道区上，且嵌入阳极区；第一欧姆接触层设置于短路区、阳极区上；第二SiO2钝化层设置于第一SiO2钝化层、短路区、阳极区上，以及SiO2栅氧化层、第一Al接触层的两端上；第二欧姆接触层设置于衬底下表面；第二Al接触层设置于第二欧姆接触层下表面。本发明提高了器件的工作频率。

公开(公告)号：CN117613105B

公开(公告)日：2024-05-14

申请号：CN202410085895.7

申请日：2024-01-22

Applicant: 西安电子科技大学

Inventor： 宋庆文 ,  李靖域 ,  汤晓燕 ,  袁昊 ,  周瑜 ,  刘科宇

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

Abstract: 本发明提供了一种改善开关特性的碳化硅浮动结的二极管及其制备方法，在二极管内部通过引入过渡区P沟道，增大少数载流子的抽取速度，降低耗尽区消失时间，降低过充电压，解决关断后再开启时的开启速度问题，使实现高频高耐压的碳化硅浮动结二极管成为可能，可以大大扩宽碳化硅浮动结器件在功率半导体器件领域的应用范围。除此之外，由于P沟道存在源区过渡区，对掺杂浓度准确性要求降低且要求的沟道数量更少，因此可以降低对器件静态性能的影响以及器件制备的工艺要求。

公开(公告)号：CN117913132A

公开(公告)日：2024-04-19

申请号：CN202410089026.1

申请日：2024-01-22

Applicant: 西安电子科技大学

Inventor： 元磊 ,  王柯岩 ,  汤晓燕 ,  张艺蒙 ,  贾仁需 ,  张玉明

IPC: H01L29/749 ,  H01L29/08 ,  H01L29/10 ,  H01L21/332

Abstract: 本发明涉及一种基于三极管加速导通结构的碳化硅晶闸管及其制备方法，碳化硅晶闸管包括：依次层叠的N型4H‑SiC衬底、P型4H‑SiC缓冲层、P型4H‑SiC漂移层；第一N型4H‑SiC掺杂门极区，位于P型4H‑SiC漂移层表面；第二N型4H‑SiC掺杂门极区，位于P型4H‑SiC漂移层表面，且位于第一N型4H‑SiC掺杂门极区两侧；N型4H‑SiC欧姆接触门极区，位于第二N型4H‑SiC掺杂门极区的表层；P型4H‑SiC阳极区，位于第一N型4H‑SiC掺杂门极区的表层；第一欧姆接触层，位于N型4H‑SiC欧姆接触门极区的表面和P型4H‑SiC阳极区的表面；欧姆接触电极层，位于N型4H‑SiC衬底的下表面；钝化层，覆盖部分第一N型4H‑SiC掺杂门极区、部分第二N型4H‑SiC掺杂门极区和部分P型4H‑SiC阳极区。该晶闸管引入新的门极区域，有效提升了器件的开通效率。

公开(公告)号：CN117894802A

公开(公告)日：2024-04-16

申请号：CN202410016578.X

申请日：2024-01-04

Applicant: 西安电子科技大学

Inventor： 杜丰羽 ,  邹奉臻 ,  张玉明 ,  宋庆文 ,  汤晓燕 ,  袁昊 ,  王晨谕

IPC: H01L27/02 ,  H01L27/088 ,  H01L21/8234

Abstract: 本发明提供了一种接地埋层SiC MOSFET的反向制版结构及其制备方法，包括呈阵列形式的多个SiC MOSFET元胞，所有P+掺杂区从所述N+掺杂区向下均呈柱状且间隔设置，所有p型埋层天然的连接在一起，通过P+掺杂将P型埋层接地，一定程度上缓解了因独立的P型岛屿接地而导致的导通电阻变大的问题。本发明的所有SiC MOSFET元胞的P型埋层天然连接且与P+掺杂区、N+掺杂区具有同一电位，栅极为孔状位于每个元胞中心，在保证较小的导通电阻的同时优化了MOSFET的动态特性。本发明解决了正向制版的MOSFET体内的p型埋层为一个个孤立的岛，接地工艺复杂，接地后导致正向特性变差的问题。

公开(公告)号：CN110190128B

公开(公告)日：2024-03-19

申请号：CN201910459164.3

申请日：2019-05-29

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  张玉明 ,  白瑞杰 ,  汤晓燕 ,  吴勇 ,  袁昊 ,  韩超

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种碳化硅双侧深L形基区结构的MOSFET器件及其制备方法，该MOSFET器件包括：外延层；基区，位于所述外延层的两侧；漂移层，位于所述外延层和所述基区的下表面；衬底层，位于所述漂移层下表面；漏极，位于所述衬底层下表面；第一源区，位于所述基区的预设区域的上表面；第二源区，位于所述基区的其余区域的上表面；源极，位于所述第一源区和所述第二源区的上表面；栅介质层，位于所述外延层的上表面，且与所述基区连接；多晶硅层，位于所述栅介质层内表面；栅极，位于所述多晶硅层的上表面。本发明的这种MOSFET器件，通过改变P型基区的结构，在不增大器件元胞面积的情况下，降低了槽栅拐角的电场聚集，提高了器件的击穿电压。

公开(公告)号：CN114843364B

公开(公告)日：2024-01-23

申请号：CN202210429085.X

申请日：2022-04-22

Applicant: 西安电子科技大学

Inventor： 宋庆文 ,  杜丰羽 ,  袁昊 ,  汤晓燕 ,  张玉明 ,  张泽雨林

IPC: H01L31/108 ,  H01L31/0224 ,  H01L31/0336 ,  H01L31/18

Abstract: 本发明公开了一种β‑氧化镓/4H‑碳化硅异质结超高温紫外探测器及其制备方法，探测器包括：由下至上依次设置的N+型4H‑SiC衬底、N‑型4H‑SiC外延层和β‑Ga2O3功能层。所述β‑Ga2O3功能层上设置有第一金属电极层和第二金属电极层，所述第一金属电极层和所述第二金属电极层上均设置有第三金属电极层；所述第一金属电极层与所述第一金属电极层上的第三金属电极层形成欧姆接触，所述第二金属电极层与所述第二金属电极层上的第三金属电极层形成肖特基接触。本发明的紫外光电探测器通过β‑Ga2O3/4H‑SiC异质结结构既能够实现高温探测功能，又能够具有较高的响应度。同时，第一金属电极、第

公开(公告)号：CN112039506B

公开(公告)日：2023-08-08

申请号：CN202010740504.2

申请日：2020-07-28

Applicant: 西安电子科技大学

Inventor： 张艺蒙 ,  周敏 ,  吕红亮 ,  汤晓燕 ,  宋庆文 ,  张玉明

IPC: H03K17/16

Abstract: 本发明涉及一种SiC MOSFET开关器件的驱动集成电路，包括：电压幅值转换模块、欠压保护模块、保护执行模块、输出缓冲模块和米勒平台改善模块。该驱动集成电路改善了功率管在开通过程中的VGS平台，使VDS下降速度加快，降低了损耗，避免了通过牺牲开关速度、增加开关损耗来换取振荡和过冲的减小，同时避免了电流尖峰；另外，本发明将驱动电路设计为集成电路大大减小了电路面积。

公开(公告)号：CN116387362A

公开(公告)日：2023-07-04

申请号：CN202310301789.3

申请日：2023-03-24

Applicant: 西安电子科技大学

Inventor： 何艳静 ,  付皓瑜 ,  袁昊 ,  宋庆文 ,  汤晓燕 ,  弓小武 ,  张玉明

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种集成HJD的SiC UMOSFET器件及其制备方法，包括：金属化漏极、N+衬底区、N‑外延区、N‑csl区、P‑base区、P+埋层、两个P+注入区、N+注入区、P+PolySi区、栅介质层、N‑PolySi栅极和金属化源极。其中，N‑PolySi栅极的深度大于P‑base区，P+埋层和第二P+注入区的深度相同并且大于沟槽深度。源极与第一P+注入区、N+注入区之间的接触界面为欧姆接触，P+PolySi区与N‑外延区的界面为异质结接触。本发明在器件内集成了异质结二极管结构，提高了元胞面积的利用率，进一步减小开启电压，减小了器件的开关损耗，并通过P+埋层和P+注入区提高了器件的耐压能力。