公开(公告)号：CN102738164B

公开(公告)日：2015-09-30

申请号：CN201210244399.9

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宋建军 ,  宣荣喜 ,  舒斌 ,  张鹤鸣 ,  周春宇 ,  戴显英 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249 ,  H01L21/28

Abstract: 本发明公开了一种基于自对准工艺的应变平面BiCMOS集成器件及制备方法，首先在衬底片上制备埋层，生长N型Si外延，制备深槽隔离和集电极接触区，湿法刻蚀出基区窗口，选择性生长SiGe基区，淀积N型Poly-Si，去除掉发射极以外的Poly-Si，形成SiGe HBT器件；刻蚀出NMOS和PMOS器件有源区深槽，在槽中分别选择性外延生长：P型Si层、P型SiGe渐变层、P型SiGe层等作为NMOS器件有源区和N型Si层、N型应变SiGe层、N型Si帽层作为PMOS器件有源区；制备虚栅极与侧墙，自对准形成NMOS和PMOS器件源漏；制备栅极，形成CMOS结构，最终制成应变BiCMOS集成器件及电路；该方法充分利用电子迁移率高的张应变Si和空穴迁移率高的压应变SiGe分别作为NMOS和PMOS器件的导电沟道，有效地提高了BiCMOS集成电路的性能。

公开(公告)号：CN102738173B

公开(公告)日：2015-08-12

申请号：CN201210243600.1

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 宋建军 ,  胡辉勇 ,  周春宇 ,  吕懿 ,  张鹤鸣 ,  宣荣喜 ,  舒斌 ,  郝跃

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/28

Abstract: 本发明公开了一种应变SiGe回型沟道SOI BiCMOS集成器件及制备方法，其过程为：在SOI衬底上生长N-Si作为双极器件集电区，光刻基区区域，在基区区域生长P-SiGe、i-Si、i-Poly-Si，制备深槽隔离，制备发射极、基极和集电极，形成SiGe HBT器件；光刻NMOS器件有源区，在该区域外延生长五层材料形成NMOS器件有源区；光刻PMOS器件有源区，在该区域外延生长三层材料形成PMOS器件有源区，制备NMOS器件，形成PMOS器件虚栅极，利用自对准工艺注入形成PMOS器件源、漏；刻蚀虚栅，完成PMOS器件制备，形成MOS器件导电沟道为22～45nm的应变SiGe回型沟道SOI BiCMOS集成器件及电路；本发明的制备过程采用自对准工艺，并充分了利用应变SiGe材料载流子迁移率各向异性的特点，制备出了性能增强的应变SiGe回型沟道SOI BiCMOS集成电路。

公开(公告)号：CN102738155B

公开(公告)日：2015-08-12

申请号：CN201210243654.8

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  吕懿 ,  周春宇 ,  宣荣喜 ,  胡辉勇 ,  舒斌 ,  宋建军 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种混合晶面双多晶BiCMOS集成器件及制备方法，包括：在制备双晶面的SOI衬底与深槽隔离之后，在双极器件区域刻蚀深槽，在该槽中连续生长制备器件的集电区、基区和发射区，多晶硅基极和发射极，形成SiGe HBT；在NMOS器件区域刻蚀出深槽，选择性生长晶面为（100）的应变Si外延层，在该区域制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，在该区域制备PMOS器件等。本发明在SiGe HBT器件的制备过程中采用了自对准工艺，BiCMOS器件为全平面结构，而且充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点，以及晶面对迁移率的影响，制备出了性能增强的混合晶面、双多晶BiCMOS集成器件及电路。

公开(公告)号：CN102738154B

公开(公告)日：2015-07-22

申请号：CN201210243653.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宋建军 ,  张鹤鸣 ,  宣荣喜 ,  周春宇 ,  舒斌 ,  戴显英 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种垂直沟道混合晶面应变BiCMOS集成器件及制备方法，其过程为：首先制备SOI衬底上，在该衬底上外延Si层作为集电区，制备深槽隔离，利用自对准工艺在双极器件有源区制备双多晶SiGe HBT器件；光刻PMOS器件有源区，在该有源区连续生长七层材料，制备漏极和栅极，形成PMOS器件；光刻NMOS器件有源区沟槽，在该有源区连续生长四层材料，制备栅介质层和栅多晶，形成NMOS器件，光刻引线孔，合金，光刻引线，构成CMOS导电沟道为22～45nm的垂直沟道、混合晶面应变BiCMOS集成器件及电路；本发明充分利用了张应变Si材料迁移率各向异性的特点，在600～800℃，制备出了性能增强的垂直沟道、混合晶面应变BiCMOS集成电路。

公开(公告)号：CN102214694B

公开(公告)日：2013-05-08

申请号：CN201110141775.7

申请日：2011-05-30

Applicant: 西安电子科技大学

Inventor： 宋建军 ,  王冠宇 ,  张鹤鸣 ,  胡辉勇 ,  宣荣喜 ,  周春宇

IPC: H01L29/78 ,  H01L29/49 ,  H01L29/06

Abstract: 本发明公开了一种异质金属堆叠栅SSGOI pMOSFET器件结构，自上而下依次包括：异质金属堆叠栅结构；栅绝缘层；本征或者n-掺杂应变Si沟道层；本征或者n-掺杂组分渐变的应变Si1-xGex层；n掺杂弛豫Si1-yGey层；台阶式埋氧层；n掺杂衬底部分，由n+掺杂弛豫Si1-yGey层，n-掺杂弛豫Si1-yGey缓冲层、n掺杂驰豫SiGe渐变层以及n-掺杂单晶Si(100)衬底四部分构成。该器件结构简单，与常规体Si SOI工艺完全兼容，集成了“栅极工程”“应变工程”及“衬底工程”三者的优点，并易于CMOS结构工艺集成。

公开(公告)号：CN102208448B

公开(公告)日：2013-04-24

申请号：CN201110134448.9

申请日：2011-05-24

Applicant: 西安电子科技大学

Inventor： 宋建军 ,  王冠宇 ,  张鹤鸣 ,  胡辉勇 ,  宣荣喜 ,  周春宇

IPC: H01L29/78 ,  H01L29/49 ,  H01L29/06

Abstract: 本发明公开了一种多晶Si1-xGex/金属并列覆盖双栅台阶式埋氧SSGOI nMOSFET器件结构，其技术方案在于该器件自上而下的结构为：多晶Si1-xGex/金属并列覆盖双栅结构；栅绝缘层；本征或者p-掺杂应变Si电子量子阱层；p掺杂弛豫Si1-yGey缓冲层；台阶式埋氧层；p-掺杂的衬底，所述p-掺杂的单晶Si(100)衬底由p弛豫Si1-yGey缓冲层、p弛豫SiGe渐变层以及单晶Si三部分组成。该器件结构简单，与常规体Si SOI工艺完全兼容，并集成了“栅极工程”“应变工程”以及“衬底工程”三者的优点。

公开(公告)号：CN102738156A

公开(公告)日：2012-10-17

申请号：CN201210243767.8

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 宋建军 ,  张鹤鸣 ,  王海栋 ,  周春宇 ,  胡辉勇 ,  宣荣喜 ,  戴显英 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种SiGe基垂直沟道应变BiCMOS集成器件及制备方法，其过程为：在Si衬底片上的双极器件区域制造SiGe HBT器件；光刻NMOS器件有源区，在该区域外延生长五层材料形成NMOS器件有源区，制备NMOS器件；光刻PMOS器件有源区，在该区域外延生长三层材料形成PMOS器件有源区，形成虚栅极，完成PMOS器件制备，形成SiGe基垂直沟道应变BiCMOS集成器件及电路。本发明充分利用应变SiGe材料在垂直方向电子迁移率和水平方向空穴迁移率高于弛豫Si的特点，在低温工艺下，制备出性能增强的SiGe基垂直沟道应变BiCMOS集成电路。

公开(公告)号：CN102738150A

公开(公告)日：2012-10-17

申请号：CN201210243170.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  周春宇 ,  宋建军 ,  胡辉勇 ,  宣荣喜 ,  舒斌 ,  王斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种应变SiGe BiCMOS集成器件及制备方法，其过程为：在SOI衬底片上制备埋层，生长N型Si外延，制备深槽隔离，在双极器件区域制造常规的Si双极晶体管；在600～800℃，在衬底上生长应变SiGe材料，光刻MOS器件有源区，利用离子注入工艺对MOS器件区域进行阈值调整，然后在MOS器件有源区淀积SiO2和多晶硅，通过刻蚀制备伪栅，应用自对准工艺分别自对准生成MOS器件的源漏区，再在衬底表面生长SiO2层，去除伪栅，在伪栅处压印槽中制备氧化镧（La2O3）材料形成栅介质和金属钨（W）形成栅极，最后在钝化层上刻蚀漏、源、栅的引线孔、金属化、溅射金属、光刻引线，构成应变SiGe BiCMOS集成器件及电路。

公开(公告)号：CN102723361A

公开(公告)日：2012-10-10

申请号：CN201210244140.4

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  王斌 ,  宣荣喜 ,  胡辉勇 ,  宋建军 ,  王海栋 ,  周春宇 ,  郝跃

IPC: H01L29/737 ,  H01L29/08 ,  H01L21/331

Abstract: 本发明适用于半导体集成电路技术领域，提供了一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法，其过程为：在SOI衬底上生长N型Si外延，光刻浅槽隔离区域，制备浅槽隔离，刻蚀并磷离子注入，形成集电极接触区，依次淀积SiO2、P-Poly-Si、SiO2、氮化物，刻蚀出基区窗口，选择性生长SiGe基区，光刻集电极窗口，淀积N型Poly-Si，再去除掉发射极和集电极以外的Poly-Si，形成HBT器件，最后构成基区厚度为20～60nm的HBT集成电路。本发明所提出的工艺方法与现有CMOS集成电路加工工艺兼容，因此，可以在资金和设备投入很小的情况下，制备出基于SOI的SiGeBiCMOS器件及集成电路，使现有的模拟和数模混合集成电路性能获得大幅提高。

公开(公告)号：CN102214694A

公开(公告)日：2011-10-12

申请号：CN201110141775.7

申请日：2011-05-30

Applicant: 西安电子科技大学

Inventor： 宋建军 ,  王冠宇 ,  张鹤鸣 ,  胡辉勇 ,  宣荣喜 ,  周春宇

IPC: H01L29/78 ,  H01L29/49 ,  H01L29/06

Abstract: 本发明公开了一种异质金属堆叠栅SSGOI pMOSFET器件结构，自上而下依次包括：异质金属堆叠栅结构；栅绝缘层；本征或者n-掺杂应变Si沟道层；本征或者n-掺杂组分渐变的应变Si1-xGex层；n掺杂弛豫Si1-yGey层；台阶式埋氧层；n掺杂衬底部分，由n+掺杂弛豫Si1-yGey层，n-掺杂弛豫Si1-yGey缓冲层、n掺杂驰豫SiGe渐变层以及n-掺杂单晶Si(100)衬底四部分构成。该器件结构简单，与常规体Si SOI工艺完全兼容，集成了“栅极工程”“应变工程”及“衬底工程”三者的优点，并易于CMOS结构工艺集成。