-
公开(公告)号：CN108962982A
公开(公告)日：2018-12-07
申请号：CN201810843254.8
申请日：2018-07-27
Applicant: 西安电子科技大学
IPC: H01L29/423 , H01L29/43 , H01L21/336 , H01L29/78
CPC classification number: H01L29/78 , H01L29/42364 , H01L29/432 , H01L29/66477
Abstract: 本发明公开了一种异质栅介质凹型沟道隧穿场效应晶体管，主要解决锗基隧穿场效应晶体管米勒电容值大的问题。其包括：P‑衬底(1)、N+夹层(2)、P+源区(3)、N+漏区(4)、栅区(7)和凹型沟道(8)；P+源区(3)和N+夹层(2)自左向右依次位于P‑衬底(1)的左侧，N+漏区位于P‑衬底的右侧，凹型沟道位于N+夹层与N+漏区之间，凹型沟道的左侧设有第一栅介质(5)，凹型沟道的右侧设有第二栅介质(6)，栅区位于第一栅介质与第二栅介质之间，其中第一栅介质采用TiO2，第二栅介质采用SiO2。本发明降低了米勒电容值，提高了晶体管的开态电流和开关频率，可用于低功耗数字集成电路的制备。
-
公开(公告)号：CN107680126A
公开(公告)日：2018-02-09
申请号：CN201710902341.1
申请日：2017-09-29
Applicant: 西安电子科技大学
CPC classification number: G06T7/337 , G06F17/16 , G06T1/20 , G06T2200/28 , G06T2207/20076
Abstract: 本发明公开了一种随机抽样一致性的图像匹配去噪处理技术，主要解决目前图像匹配去噪方法很难满足实时处理场合应用要求的问题，其实现方案是：对两幅待匹配图像的特征点进行抽样，共抽取4对特征点，分别组成两个样本矩阵；根据第一样本矩阵，得到对称矩阵h；并根据对称矩阵h，得到逆矩阵h-1；再根据两个样本矩阵和逆矩阵h-1，得到单应矩阵H；然后根据单应矩阵H、两幅待匹配图像的其他特征点坐标向量和设定的阈值m，得到去噪后的特征点；最后根据设定的内点值n和去噪后的特征点数量，判断输出去噪后的特征点标记，完成图像匹配去噪或重新抽样。本发明大幅地降低了计算复杂度，易于工程实现，可用于图像三维重建和图像拼接。
-
公开(公告)号：CN107356864A
公开(公告)日：2017-11-17
申请号：CN201710522652.5
申请日：2017-06-30
Applicant: 西安电子科技大学
IPC: G01R31/308
CPC classification number: G01R31/308
Abstract: 本发明公开了一种宇航用抗辐照PLL锁相环电路抗辐照性能评估方法，主要解决现有技术在辐照环境下对电路的功能和性能评估不全面的问题，其技术方案为：从工程试验结果及电路内部设计原理出发，根据PLL锁相环电路在地面加速工程辐照试验时所表征出来的功能及性能的变化，结合不同层面用户的需求，提出用PLL单粒子伪失锁截面、PLL单粒子失锁截面、PLL单粒子功能错误截面和PLL单粒子失锁恢复截面四个评估参数所组成的评估列表综合表征宇航用抗辐照PLL电路的抗辐照性能，从而更加系统合理地解决了PLL电路抗辐照性能评估不全面的问题，为宇航用抗辐照PLL锁相环电路的空间工程应用及地面抗辐照加固设计提供参考依据。
-
公开(公告)号：CN107194090A
公开(公告)日：2017-09-22
申请号：CN201710388322.1
申请日：2017-05-27
Applicant: 西安电子科技大学
IPC: G06F17/50
Abstract: 本发明涉及一种抗辐照复杂集成电路单粒子错误率截面预估方法，其技术方案是：根据电路的系统功能编制地面全功能试验程序，按照占空因子相等，辐射效应类型相同和物理版图可划分的原则，将电路划分成多个模块，并求出各模块的在地面加速试验条件下的占空因子；根据整个电路的单粒子错误率截面与各模块的单粒子本征错误截面、占空因子的相关性，建立单粒子错误率截面预估模型；通过该模型能对抗辐照复杂集成电路的空间应用程序下抗辐照性能做出预估；根据各模块的最大占空因子对地面最劣的单粒子错误率截面进行预估，实现对抗辐照复杂集成电路单粒子错误率截面的预估计，为抗辐照复杂集成电路的空间工程应用选型提供参考依据。
-
公开(公告)号：CN106711051A
公开(公告)日：2017-05-24
申请号：CN201611024999.9
申请日：2016-11-16
Applicant: 西安电子科技大学
IPC: H01L21/423 , H01L21/28
CPC classification number: H01L29/4232 , H01L21/28008 , H01L21/28194 , H01L29/42364
Abstract: 本发明公开了一种基于Si衬底的La基介质材料高K金属栅结构及制备方法，主要解决传统高K金属栅结构栅氧化层介电常数低和栅极金属向栅氧化层扩散的问题。该高K金属栅结构在Si衬底上自下而上包含La基高k栅介质薄膜(1)、TiN阻挡层(2)、Ti氧元素吸附层(3)以及重金属Pt栅电极(4)，其中La基高k栅介质薄膜采用厚度为4‑10nm的La2O3或LaAlO3或La2O3/Al2O3叠层结构；TiN阻挡层厚度为2‑3nm；Ti氧元素吸附层厚度为4‑6nm；重金属Pt栅电极厚度为100‑150nm。本发明的栅氧化层介电常数高、栅氧化层/衬底界面特性好，可用于制造高介电性能的金属氧化物半导体场效应晶体管。
-
Patent Agency Ranking
公开(公告)号：CN106057914A
公开(公告)日：2016-10-26
申请号：CN201610601388.X
申请日：2016-07-27
Applicant: 西安电子科技大学
IPC: H01L29/872 , H01L29/40 , H01L23/31 , H01L21/329
CPC classification number: H01L29/872 , H01L23/3171 , H01L29/402 , H01L29/6606
Abstract: 本发明公开了一种双台阶场板终端的4H‑SiC肖特基二极管，主要解决传统场板终端的4H‑SiC肖特基二极管击穿电压小于1500V的问题。其包括N+ 4H‑SiC衬底(1)，N‑ 4H‑SiC外延层(2)，衬底背面设有欧姆接触(3)，外延层表面两侧设有SiO2钝化层(4)，外延层表面中间设有金属场板终端(5)。其特征在于钝化层(4)和场板终端(5)均为双台阶形状，且双台阶钝化层和双台阶场板终端的台阶厚度相同，其总厚度为350nm～600nm。本发明由于将场板终端设为双台阶形状，使4H‑SiC肖特基二极管的击穿电压达到了1800V以上，提高了二极管的抗击穿能力，可用于大功率集成电路的制备。
-
公开(公告)号：CN102096743B
公开(公告)日：2012-07-25
申请号：CN201110046763.6
申请日：2011-02-28
Applicant: 西安电子科技大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于网络S参数提取的RFIC ESD防护电路优化方法，主要解决目前采用的等效法和构建模型法准确性和普适性差的问题。该方法的主要步骤是，确定ESD防护器件参数及核心射频集成电路RFIC被保护端口的匹配网络；构建带有ESD防护的匹配网络并通过混合模式仿真提取S参数；嵌入核心RFIC中优化调整；返回修改匹配网络中的元件参数进一步优化设计；进行ESD测试以获得防护水平的关键参数。本发明能够在无需建立复杂的数值模型的情况下准确提取器件特性，具有更高的准确性和普适性，适合新型ESD防护器件在高频电路中的适用性评价和设计优化。
-
公开(公告)号：CN119785840A
公开(公告)日：2025-04-08
申请号：CN202411665542.0
申请日：2024-11-20
Applicant: 西安电子科技大学
IPC: G11C7/06 , H03K19/094
Abstract: 本发明涉及一种抗单粒子翻转的电流锁存型灵敏放大器，包括：预充电电路、4P单元、2P2N单元、位线输入电路和使能管电路；预充电电路，用于当SRAM进行读操作前，预充电信号PRE为低电平时，通过电源VDD将输出节点OUT和OUTN稳定为相同的高电平；位线输入电路和使能管电路，用于当SRAM进行读操作时，根据位线信号BL和反位线信号BLN的电压差，调整输出节点OUT和OUTN的电压；4P单元和2P2N单元，用于在发生单粒子翻转时，根据冗余节点S0和S1将电路恢复到原状态。在预充电信号低电平状态下将输出节点保持在高电平，在读取操作过程中，快速放大微小的电压变化并能够保证电路的可靠性和读取精度。
-
公开(公告)号：CN111710673B
公开(公告)日：2023-07-21
申请号：CN202010469914.8
申请日：2020-05-28
Applicant: 西安电子科技大学
IPC: H01L27/02
Abstract: 本发明公开了一种具有闩锁免疫特性的EP‑LVTSCR器件，包括：P型衬底，所述P型衬底上包括有相邻的N阱和P阱；其中，所述N阱内从左至右依次设有第一N+注入区、第一P+注入区和第二P+注入区，所述第一P+注入区和所述第二P+注入区之间的表面设有第一栅氧化层区；所述P阱内从左至右依次设有第二N+注入区、第三P+注入区；所述N阱和所述P阱之间跨接有第三N+注入区，所述第三N+注入区表面设有SAB层；所述第三N+注入区与所述第二N+注入区之间的表面设有第二栅氧化层区；所述第二P+注入区与所述第三N+注入区之间设有第一浅沟槽隔离区。本发明提供的EP‑LVTSCR器件降低了触发电压，提高了维持电压，克服了传统LVTSCR器件结构的闩锁问题。
-
公开(公告)号：CN116167308A
公开(公告)日：2023-05-26
申请号：CN202211595320.7
申请日：2022-12-13
Applicant: 西安电子科技大学
IPC: G06F30/33
Abstract: 本发明涉及一种基于HSPICE和weibull函数的SRAM单粒子加固电路仿真方法，包括：构建SRAM加固单元的读写仿真电路结构，读写仿真电路结构包括SRAM加固单元以及两个三态门，其中，两个三态门的输出端对应连接SRAM加固单元的第一位线和第二位线，SRAM加固单元的字线输入外部字线控制电压；通过控制三态门的输出以及外部字线控制电压，对SRAM加固单元进行读操作和写操作仿真验证；获取weibull函数电流源，根据weibull函数电流源以及读写仿真电路结构，对SRAM加固单元的进行单粒子效应仿真；其中，利用weibull函数对单粒子效应数据拟合得到weibull函数电流源。本发明能够有效且快速地对SRAM电路加固单元进行功能和性能评估。
-
-
-
-
-
-
-
-
-
Search Results
130
records
(took 0.032 seconds)
