公开(公告)号：CN112289852A

公开(公告)日：2021-01-29

申请号：CN202011471670.3

申请日：2020-12-15

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网思极紫光(青岛)微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  西安电子科技大学 ,  国家电网有限公司 ,  国网山东省电力公司营销服务中心(计量中心)

Inventor： 赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王立城 ,  庞振江 ,  彭业凌 ,  张宏涛 ,  任晨 ,  张龙涛 ,  马晓华 ,  曹艳荣 ,  赵扬 ,  周芝梅 ,  万勇 ,  陈琳 ,  杜艳

IPC: H01L29/10 ,  H01L29/78 ,  H01L21/336 ,  H01L21/762

Abstract: 本发明提供一种降低埋氧层泄漏电流的SOI器件结构和一种降低埋氧层泄漏电流的SOI器件结构的制作方法，所述SOI器件结构包括：衬底；形成于所述衬底上的埋氧层；以及形成于所述埋氧层上的有源区；所述有源区划分有栅区以及位于所述栅区两端的源区和漏区，所述栅区下方即所述源区和漏区之间形成有沟道；所述栅区为由二氧化硅层、高K介质层和多晶硅由下而上层叠形成的多晶硅栅极结构；所述源区和漏区上方为源极和漏极；所述栅区与所述源极和漏极之间的器件表面被SiN钝化层覆盖；所述埋氧层由表面向下形成有沟槽，所述沟槽的深度大于源电场及漏电场所能扩展的纵向距离。本发明在减小SOI器件结构的泄漏电流的同时提高了SOI器件结构的散热性能。

公开(公告)号：CN116805864A

公开(公告)日：2023-09-26

申请号：CN202310612009.7

申请日：2023-05-26

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  西安电子科技大学

Inventor： 赵东艳 ,  王帅鹏 ,  李振荣 ,  付振 ,  黄海潮 ,  李文彬

IPC: H03H11/04 ,  H03H11/34

Abstract: 本发明实施例提供一种低通滤波器及设备，属于滤波器技术领域。所述低通滤波器，包括：第一滤波网络，其输入端接入待处理信号，用于提供针对该待处理信号的低通截止频率和可调增益以进行信号滤波，并输出第一滤波信号；以及第二滤波网络，其输入端接入所述第一滤波信号，用于滤除该第一滤波信号中的杂波，并输出第二滤波信号。本发明实施例通过第一滤波网络进行了低通截止频率和可调增益的设计，有助于适应场景来降低滤波器功耗，通过第二滤波网络进行杂波滤除，有助于进一步降低滤波器功耗，且改善了信号的线性度。

公开(公告)号：CN113990866A

公开(公告)日：2022-01-28

申请号：CN202111622482.0

申请日：2021-12-28

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  西安电子科技大学

Inventor： 赵东艳 ,  陈燕宁 ,  王于波 ,  邵瑾 ,  付振 ,  王文赫 ,  甄岩 ,  李腾浩 ,  董广智 ,  李嘉睿 ,  王树龙

IPC: H01L27/02

Abstract: 本发明实施例提供一种硅控整流器、芯片及电路，所述硅控整流器包括：衬底，所述衬底上方设有N阱区和P阱区；所述N阱区和P阱区上方依次设有第一N+区、第一P+区、第三区、第二N+区及第二P+区，所述第三区为第三P+区或第三N+区；所述第一N+区和第一P+区均与所述硅控整流器的阳极相连；所述第二N+区和第二P+区均与所述硅控整流器的阴极相连。所述硅控整流器具有更强的泄放电流的能力，大大提升了防护能力。

公开(公告)号：CN116190438A

公开(公告)日：2023-05-30

申请号：CN202211100004.8

申请日：2022-09-07

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  西安电子科技大学

Inventor： 赵东艳 ,  王于波 ,  陈燕宁 ,  邵瑾 ,  付振 ,  段宝兴 ,  刘芳 ,  张鹏 ,  胡毅 ,  吴峰霞 ,  马俊超 ,  李明哲 ,  杨银堂

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/40

Abstract: 本发明涉及一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法；是解决场板技术应用到具有垂直型漂移区的器件中时，会出现垂直型漂移区容易受电荷不平衡的影响，从而影响到导通电流的问题；包括GaN材料的衬底；依次生长在衬底上方的N型漂移区、GaN沟道层和AlGaN势垒层，在AlGaN势垒层上表面形成的源区，源区内设置源极；在N型漂移区左右两侧形成相同数量的P型浮空埋层，在N型漂移区上部形成P型阻挡层；通过对N型漂移区、P型阻挡层、GaN沟道层和AlGaN势垒层中部贯通刻蚀形成多层台阶状介质沟槽，介质沟槽的每侧内壁上设置有多层台阶状的氧化层，在两侧氧化层之间淀积SIPOS场板；在SIPOS场板上方淀积多晶硅，设置在多晶硅上方的栅极和钝化层，两个源极共接。

公开(公告)号：CN113782528A

公开(公告)日：2021-12-10

申请号：CN202111330860.8

申请日：2021-11-11

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  西安电子科技大学 ,  国网江苏省电力有限公司常州供电分公司 ,  国家电网有限公司

Inventor： 赵东艳 ,  成睿琦 ,  赵扬 ,  陈燕宁 ,  董广智 ,  王立城 ,  付振 ,  王树龙 ,  罗宗兰

IPC: H01L27/02 ,  H01L27/092 ,  H01L23/552 ,  H01L21/8238

Abstract: 本发明提供一种半导体器件、集成电路产品以及制造方法，属于半导体器件技术领域。所述半导体器件包括：基体；第一掺杂区，形成于所述基体，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；第二掺杂区，形成于所述基体，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；互连层，具有导电性，与所述第二掺杂区和所述源区有接触。本发明可为半导体器件提供抗电磁干扰能力。

公开(公告)号：CN112397504A

公开(公告)日：2021-02-23

申请号：CN202011280765.7

申请日：2020-11-16

Applicant: 西安电子科技大学

Inventor： 陈燕宁 ,  刘红侠 ,  郭丹 ,  陈瑞博 ,  付振 ,  刘芳

IPC: H01L27/02

Abstract: 本发明公开了一种用于40纳米5V‑CMOS电路的ESD防护装置，包括：P型衬底，P型衬底上设置有相邻的N阱和P阱；其中，N阱内从左至右依次设有第一N+注入区、第一浅沟槽隔离区以及第一P+注入区；N阱和P阱之间跨接有第二P+注入区，第一P+注入区和第二P+注入区之间的表面设有第一栅氧化层区；P阱内从左至右依次设有第二N+注入区、第三N+注入区、第二浅沟槽隔离区以及第三P+注入区，第二N+注入区与第三N+注入区之间的表面设有第二栅氧化层区；第二P+注入区与第二N+注入区之间设有第三浅沟槽隔离区。本发明提供的ESD防护装置降低了器件触发电压，提高了维持电压，克服了传统LVTSCR器件结构的闩锁和潜在失效问题，同时优化了器件的过冲电压特性。