-
公开(公告)号：CN111951850A
公开(公告)日：2020-11-17
申请号：CN201910408706.4
申请日：2019-05-16
Applicant: 联华电子股份有限公司
IPC: G11C15/04
Abstract: 本发明提供一种双端口三态内容可寻址存储器及其布局图案及存储器装置。该双端口三态内容可寻址存储器可包含一第一存储单元、一第二存储单元、一组第一搜寻端子、一组第二搜寻端子、一第一比较电路、一第二比较电路、一第一匹配端子以及一第二匹配端子，其中该第一比较电路分别耦接至该第一存储单元、该第二存储单元、该组第一搜寻端子以及该第一匹配端子，而该第二比较电路分别耦接至该第一存储单元、该第二存储单元、该组第二搜寻端子以及该第二匹配端子。另外，第一搜寻数据以及第二搜寻数据可同时被输入至该双端口三态内容可寻址存储器以供判断该第一搜寻数据以及该第二搜寻数据是否与该双端口三态内容可寻址存储器中的内容数据匹配。
-
公开(公告)号：CN109994475A
公开(公告)日：2019-07-09
申请号：CN201810005924.9
申请日：2018-01-03
Applicant: 联华电子股份有限公司
IPC: H01L27/11 , H01L23/528
Abstract: 本发明公开一种半导体元件与半导体装置。该半导体元件包括第一电路结构与第二电路结构。第一电路结构具有第一线端。第二电路结构具有第二线端。所述第一线端与所述第二线端是形成在第一电路层，但是以一个间距分离。导电结构形成在位于所述第一电路层的上方或是下方的第二电路层中，电连接所述第一线端与所述第二线端。
-
公开(公告)号：CN112489701B
公开(公告)日：2023-12-05
申请号：CN202011449934.5
申请日：2017-09-22
Applicant: 联华电子股份有限公司
IPC: G11C5/02 , G11C11/417 , G11C8/16 , H10B10/00
Abstract: 本发明公开一种静态随机存取存储器组成的存储器元件，其含六晶体管静态随机存取内存单元，包含一第一反向器，包含有一第一上拉晶体管，一第一下拉晶体管以及一第一存储节点，一第二反向器，包含有一第二上拉晶体管，一第二下拉晶体管以及一第二存储节点，其中该第一存储节点与该第二上拉晶体管的一栅极以及该第二下拉晶体管的一栅极连接，一切换晶体管，与该第二存储节点、该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，以及一存取晶体管，与该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，其中该切换晶体管的一栅极与该存取晶体管的一栅极彼此不直接相连。
-
公开(公告)号：CN109545251B
公开(公告)日：2021-01-05
申请号：CN201710864858.6
申请日：2017-09-22
Applicant: 联华电子股份有限公司
IPC: G11C5/02 , G11C11/417 , G11C8/16
Abstract: 本发明公开一种由静态随机存取存储器(static random‑access memory，SRAM)组成的存储器元件的布局图案，包含四个存储单元位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含一第一反相器包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)，一第二反相器包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)，一存取晶体管(PG)以及一切换晶体管(SW)，其中该PG的一漏极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。
-
公开(公告)号：CN110010169A
公开(公告)日：2019-07-12
申请号：CN201810007557.6
申请日：2018-01-04
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种双端口静态随机存取存储器单元，其包含一第一电源线、一第一位线以及一第二位线。第一电源线设置于一第一字线及一第二字线之间。第一位线设置于第一电源线及第一字线之间。第二位线设置于第一电源线及第二字线之间。
-
Patent Agency Ranking
公开(公告)号：CN109545251A
公开(公告)日：2019-03-29
申请号：CN201710864858.6
申请日：2017-09-22
Applicant: 联华电子股份有限公司
IPC: G11C5/02 , G11C11/417 , G11C8/16
CPC classification number: H01L27/1104 , G11C11/412 , G11C11/418 , G11C11/419 , H01L23/528 , H01L27/0207 , H01L27/088 , H01L29/0847 , H01L29/42376 , G11C5/025 , G11C8/16 , G11C11/417
Abstract: 本发明公开一种由静态随机存取存储器(static random-access memory，SRAM)组成的存储器元件的布局图案，包含四个存储单元位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含一第一反相器包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)，一第二反相器包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)，一存取晶体管(PG)以及一切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。
-
公开(公告)号：CN108257960A
公开(公告)日：2018-07-06
申请号：CN201710849991.4
申请日：2017-09-20
Applicant: 联华电子股份有限公司
IPC: H01L27/11 , H01L23/528
CPC classification number: H01L27/1104 , G11C7/02 , G11C7/14 , G11C7/22 , G11C11/4125 , H01L27/02 , H01L27/092 , H01L27/0924 , H01L27/105 , H01L27/1116 , H01L23/5286
Abstract: 本发明公开一种静态随机存取存储元件。此静态随机存取存储元件是由存储单元中两个作为载入晶体管的P通道栅极、两个作为驱动晶体管的N通道栅极、以及两个作为存取晶体管的N通道栅极所组成。作为存取晶体管的N通道栅极附近会设置一虚置栅极，该两者间隔有一位线节点，其中该虚置栅极是经由一金属层电连接到一接地电压。
-
公开(公告)号：CN113764422A
公开(公告)日：2021-12-07
申请号：CN202110942757.2
申请日：2017-09-20
Applicant: 联华电子股份有限公司
IPC: H01L27/11 , H01L27/105 , H01L27/092 , H01L23/528 , G11C7/22 , G11C7/14 , G11C7/02
Abstract: 本发明公开一种静态随机存取存储元件。此静态随机存取存储元件是由存储单元中两个作为载入晶体管的P通道栅极、两个作为驱动晶体管的N通道栅极、以及两个作为存取晶体管的N通道栅极所组成。作为存取晶体管的N通道栅极附近会设置一第一虚置栅极，该两者间隔有一位线节点，其中该第一虚置栅极是经由一金属层电连接到一接地电压，以及一第二虚置栅邻近该第一虚置栅，其中该第二虚置栅与其中一该作为载入晶体管的P通道栅以及该作为驱动晶体管的N通道栅以该位线节点为中心对称。
-
公开(公告)号：CN110544499A
公开(公告)日：2019-12-06
申请号：CN201810523016.9
申请日：2018-05-28
Applicant: 联华电子股份有限公司
IPC: G11C11/417
Abstract: 本发明公开一种静态随机存取存储器结构，其主要包含一第一反相器包含一第一下拉晶体管以及一第一上拉晶体管、一第二反相器包含一第二下拉晶体管以及一第二上拉晶体管、一第一传导晶体管耦接于该第一反相器以及一第二传导晶体管耦接于该第二反相器。其中第一反相器耦接于一第一穿隧磁阻(tunnel magnetoresistance，TMR)结构而第二反相器耦接于一第二穿隧磁阻结构。
-
公开(公告)号：CN110047834A
公开(公告)日：2019-07-23
申请号：CN201810149189.9
申请日：2018-02-13
Applicant: 联华电子股份有限公司
IPC: H01L27/11 , H01L27/04 , H01L27/108
Abstract: 本发明公开一种存储器元件以及其操作方法，该存储器元件包含第一区域，其中有多个氧化半导体静态随机存取存储器(OSSRAM)沿着第一方向排列，且各该OSSRAM包含有静态随机存取存储器(SRAM)以及至少一氧化半导体动态随机存取存储器(DOSRAM)，该DOSRAM与该SRAM相连，其中各该DOSRAM都包含有氧化半导体栅极(OSG)，各氧化半导体栅极沿着第二方向延伸，该第二方向与该第一方向互相垂直，以及氧化半导体通道区沿着该第一方向延伸，氧化半导体栅极连接线沿着该第一方向延伸，连接各该氧化半导体栅极，以及字符线、Vcc连接线以及Vss连接线，都沿着该第一方向延伸，并且与各OSSRAM中的各SRAM相连。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
