公开(公告)号：CN118019320A

公开(公告)日：2024-05-10

申请号：CN202211510471.8

申请日：2022-11-29

Applicant: 联华电子股份有限公司

Inventor： 黄俊宪 ,  郭有策 ,  王淑如 ,  黄莉萍 ,  陈玉芳 ,  曾俊砚 ,  张子丰 ,  张竣杰

IPC: H10B10/00 ,  H01L27/02

Abstract: 本发明公开一种静态随机存取存储器(SRAM)的布局图案，至少包含多条栅极结构位于一基底上并且跨越该多条鳍状结构，以组成多个晶体管分布于该基底上，该多个晶体管包含:两个上拉晶体管(PU)、两个下拉晶体管(PD)，共同组成一栓锁电路(latch)，以及两个存取晶体管(PG)连接该栓锁电路，其中在任一静态随机存取存储器存储单元中，该上拉晶体管(PU)所包含的该鳍状结构定义为一上拉晶体管鳍状结构、该下拉晶体管(PD)所包含的该鳍状结构定义一下拉晶体管鳍状结构、该存取晶体管(PG)所包含的该鳍状结构定义一存取晶体管鳍状结构，其中该下拉晶体管鳍状结构的一宽度比该存取晶体管鳍状结构的宽度更宽。

公开(公告)号：CN112489701A

公开(公告)日：2021-03-12

申请号：CN202011449934.5

申请日：2017-09-22

Applicant: 联华电子股份有限公司

Inventor： 曾俊砚 ,  龙镜丞 ,  郭有策 ,  黄俊宪 ,  陈建宏

IPC: G11C5/02 ,  G11C11/417 ,  G11C8/16 ,  H01L27/11

Abstract: 本发明公开一种静态随机存取存储器组成的存储器元件，其含六晶体管静态随机存取内存单元，包含一第一反向器，包含有一第一上拉晶体管，一第一下拉晶体管以及一第一存储节点，一第二反向器，包含有一第二上拉晶体管，一第二下拉晶体管以及一第二存储节点，其中该第一存储节点与该第二上拉晶体管的一栅极以及该第二下拉晶体管的一栅极连接，一切换晶体管，与该第二存储节点、该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，以及一存取晶体管，与该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，其中该切换晶体管的一栅极与该存取晶体管的一栅极彼此不直接相连。

公开(公告)号：CN109545252A

公开(公告)日：2019-03-29

申请号：CN201710864959.3

申请日：2017-09-22

Applicant: 联华电子股份有限公司

Inventor： 王淑如 ,  龙镜丞 ,  郭有策 ,  陈建宏 ,  黄俊宪 ,  黄莉萍 ,  曾俊砚 ,  庄孟屏

IPC: G11C5/02 ,  H01L27/02 ,  H01L27/11

CPC classification number: H01L27/1104 ,  H01L21/32133 ,  H01L21/823821 ,  H01L21/823828 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/0924 ,  H01L29/7851 ,  G11C5/025 ,  H01L27/11

Abstract: 本发明公开一种静态随机存取存储器(static random-access memory，SRAM)的布局图案，包含一基底，一第一上拉晶体管(PL1)、一第一下拉晶体管(PD1)、一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)位于该基底上，另包含一第一存取晶体管(PG1A)，一第二存取晶体管(PG1B)，第三存取晶体管(PG2A)以及一第四存取晶体管(PG2B)，其中该PG1A与该PG1B包含有一相同的第一鳍状结构，该PG2A与该PG2B包含有一相同的第二鳍状结构，一第一区域连接层，位于该PG1A与该PG1B之间，且位于该PL1与该PD1所包含的该鳍状结构上，以及一第二区域连接层，位于该PG2A与该PG2B之间，且位于PL2与该PD2所包含的该鳍状结构上。

公开(公告)号：CN116741218A

公开(公告)日：2023-09-12

申请号：CN202210207577.4

申请日：2022-03-04

Applicant: 联华电子股份有限公司

Inventor： 曾俊砚 ,  郭有策 ,  王淑如 ,  王荏滺 ,  黄莉萍 ,  吴奕廷 ,  吴家荣 ,  黄俊宪

IPC: G11C11/16 ,  G11C8/08 ,  G11C7/12

Abstract: 本发明提出了一种自旋轨道力矩磁性存储器电路与其布局，其中该自旋轨道力矩磁性存储器电路包含一读取晶体管对，具有两个并联的读取晶体管、一写入晶体管对，具有两个并联的写入晶体管、一自旋轨道力矩磁性存储器单元，具有一磁隧穿结以及一自旋轨道力矩层，其中该磁隧穿结的一端连接到该读取晶体管对的源极而另一端连接到该自旋轨道力矩层，该自旋轨道力矩层的一端连接到一来源线而另一端连接到该写入晶体管对的源极、一读取位线，连接到该读取晶体管对的漏极、以及一写入位线，连接到该写入晶体管对的漏极。

公开(公告)号：CN115588666A

公开(公告)日：2023-01-10

申请号：CN202110696593.X

申请日：2021-06-23

Applicant: 联华电子股份有限公司

Inventor： 曾俊砚 ,  郭有策 ,  王淑如 ,  黄俊宪 ,  余欣炽 ,  庄孟屏 ,  黄莉萍

IPC: H01L27/02

Abstract: 本发明公开一种半导体布局图案及其形成方法，其中该半导体布局图案包含一基底，基底上有多个三元内容可定址存储器(Ternary contentaddressable memory,TCAM)，其中至少两个TCAM的布局沿着一对称轴相互镜射对称，且该两个TCAM共同连接到同一搜寻线(SL)。

公开(公告)号：CN110544499A

公开(公告)日：2019-12-06

申请号：CN201810523016.9

申请日：2018-05-28

Applicant: 联华电子股份有限公司

Inventor： 曾俊砚 ,  龙镜丞 ,  郭有策 ,  黄俊宪 ,  余欣炽 ,  王淑如

IPC: G11C11/417

Abstract: 本发明公开一种静态随机存取存储器结构，其主要包含一第一反相器包含一第一下拉晶体管以及一第一上拉晶体管、一第二反相器包含一第二下拉晶体管以及一第二上拉晶体管、一第一传导晶体管耦接于该第一反相器以及一第二传导晶体管耦接于该第二反相器。其中第一反相器耦接于一第一穿隧磁阻(tunnel magnetoresistance，TMR)结构而第二反相器耦接于一第二穿隧磁阻结构。

公开(公告)号：CN110047834A

公开(公告)日：2019-07-23

申请号：CN201810149189.9

申请日：2018-02-13

Applicant: 联华电子股份有限公司

Inventor： 曾俊砚 ,  张庭豪 ,  龙镜丞 ,  郭有策 ,  梁世豪 ,  黄俊宪 ,  王淑如 ,  余欣炽

IPC: H01L27/11 ,  H01L27/04 ,  H01L27/108

Abstract: 本发明公开一种存储器元件以及其操作方法，该存储器元件包含第一区域，其中有多个氧化半导体静态随机存取存储器(OSSRAM)沿着第一方向排列，且各该OSSRAM包含有静态随机存取存储器(SRAM)以及至少一氧化半导体动态随机存取存储器(DOSRAM)，该DOSRAM与该SRAM相连，其中各该DOSRAM都包含有氧化半导体栅极(OSG)，各氧化半导体栅极沿着第二方向延伸，该第二方向与该第一方向互相垂直，以及氧化半导体通道区沿着该第一方向延伸，氧化半导体栅极连接线沿着该第一方向延伸，连接各该氧化半导体栅极，以及字符线、Vcc连接线以及Vss连接线，都沿着该第一方向延伸，并且与各OSSRAM中的各SRAM相连。

公开(公告)号：CN107785370A

公开(公告)日：2018-03-09

申请号：CN201610768268.9

申请日：2016-08-30

Applicant: 联华电子股份有限公司

Inventor： 曾俊砚 ,  龙镜丞 ,  郭有策 ,  黄俊宪 ,  王淑如

IPC: H01L27/108

CPC classification number: H01L27/10805 ,  H01L27/0207 ,  H01L27/10855 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/108

Abstract: 本发明公开一种高密度半导体结构，包括基板、位线以及第一存储单元组。位线设置于基板上且具有第一侧与第二侧，第二侧与第一侧相对。第一存储单元组包括第一晶体管、第一电容、第二晶体管及第二电容。第一晶体管设置于基板上且具有第一终端与第二终端，第一终端连接位线。第一电容连接第一晶体管的第二终端。第二晶体管设置于基板上且具有第三终端与第四终端，第三终端连接位线。第二电容连接第二晶体管的第四终端。第一电容与第二电容在垂直位线的延伸方向的方向上与位线分开，且第一电容与第二电容位于位线的第一侧。

公开(公告)号：CN120091556A

公开(公告)日：2025-06-03

申请号：CN202311732883.0

申请日：2023-12-15

Applicant: 联华电子股份有限公司

Inventor： 曾俊砚 ,  郭有策 ,  王淑如 ,  吴宗训 ,  邱亮维 ,  黄俊宪

IPC: H10B10/00 ,  H10D89/10 ,  G11C11/413

Abstract: 本发明提供一种静态随机存取存储器(static random‑access memory，SRAM)的布局图案，包含一基底，多个扩散区与多个栅极结构位于基底上以组成多个晶体管，其中多个栅极结构中包含有一第一栅极结构，从一俯视图看，第一栅极结构具有一阶梯形状，且第一栅极结构跨越一第一扩散区以及一第二扩散区并构成一第一存取晶体管(PG1)，其中第一扩散区与第二扩散区相邻并直接接触。

公开(公告)号：CN119095371A

公开(公告)日：2024-12-06

申请号：CN202310735864.7

申请日：2023-06-20

Applicant: 联华电子股份有限公司

Inventor： 黄俊宪 ,  郭有策 ,  王淑如 ,  黄莉萍 ,  曾俊砚

IPC: H10B10/00 ,  G11C11/413

Abstract: 本发明公开一种静态随机存取存储器(SRAM)的布局图案，包含一基底，多个鳍状结构与多个栅极结构位于基底上，以组成多个晶体管，其中多个晶体管包含有一第一上拉晶体管(PU1)、一第一下拉晶体管(PD1)、一第二上拉晶体管(PU2)、一第二下拉晶体管(PD2)、一第一存取晶体管(PG1A)、一第二存取晶体管(PG1B)、一第三存取晶体管(PG2A)以及一第四存取晶体管(PG2B)。一第一字线接触垫，连接第一存取晶体管(PG1A)的一栅极以及一第一字线，以及一第二字线接触垫，连接第二存取晶体管(PG1B)的一栅极以及一第二字线，其中第一字线接触垫与第二字线接触垫在垂直方向上不重叠。