-
公开(公告)号：CN111223937B
公开(公告)日：2021-04-23
申请号：CN202010051716.X
申请日：2020-01-17
Applicant: 电子科技大学
IPC: H01L29/78
Abstract: 本发明属于功率半导体技术领域，涉及一种具有集成续流二极管的GaN纵向场效应晶体管。在反向续流时，集成二极管导通，具有低的导通压降及快的反向恢复特性。在正向导通时，集成二极管处于关断状态，不影响场效应晶体管的正向导通。在正向阻断时，由于P阱及上方半导体区对栅介质的保护，有效降低栅介质电场，提高栅介质可靠性，因此器件具有更高的击穿电压。由于P阱及上方半导体区的屏蔽作用，本发明具有更低的栅漏交叠电容，因此具有更小的开关损耗，同时可以防止误开启。相比传统平面栅场效应晶体管，本发明没有占用额外的芯片面积。
-
公开(公告)号：CN115050813B
公开(公告)日：2025-05-23
申请号：CN202210829590.3
申请日：2022-07-15
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，涉及一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件的制造方法。该制造方法中，先采用光刻工艺，形成宽度依次变小的窗口，之后通过宽度依次变小的窗口一次性干法刻蚀实现深度依次变浅的阶梯槽，最后进行一次性氟离子注入，形成渐变掺杂阶梯氟离子终端。该终端能更好地优化表面电场，提升器件耐压，并且该制造方法通过一次性氟离子注入形成栅下氟离子区和渐变掺杂阶梯氟离子终端，同时实现了增强型和提高器件耐压，降低工艺的难度。另外，该制造方法中氟离子注入到钝化层中而非直接注入到势垒层AlGaN中，可减小对二维电子气迁移率的影响，抑制动态电阻增加和电流崩塌效应，改善器件正向导通和动态特性。
-
公开(公告)号：CN113611741B
公开(公告)日：2023-04-28
申请号：CN202110879949.3
申请日：2021-08-02
Applicant: 电子科技大学
IPC: H01L29/778 , H01L29/40 , H01L29/423
Abstract: 本发明属于功率半导体技术领域，涉及一种具有多鳍状结构的GaN HMET(高电子迁移率晶体管)器件。本发明主要特征在于：在器件导通时，沿器件垂直方向，多个间断分布的鳍状GaN层四周均有电子积累层，沿器件横向方向，GaN沟道层与势垒层异质界面存在高浓度与高迁移率的二维电子气(2DEG)，二者均有利于提高器件的导通电流，降低导通电阻；通过鳍状GaN层与势垒层形成的异质结构引入二维空穴气(2DHG)，切断了源极与二维电子气之间垂直方向的导电路径，实现了增强型GaN HMET器件；区别于传统GaN HMET中栅源之间大的横向距离，源极位于鳍状GaN顶部，减小了器件面积；位于源栅结构一侧的终端区域可降低栅边缘电场尖峰并引入新的电场尖峰，有利于提高器件耐压。
-
公开(公告)号：CN113594248B
公开(公告)日：2023-04-25
申请号：CN202110879952.5
申请日：2021-08-02
Applicant: 电子科技大学
IPC: H01L29/778 , H01L29/872
Abstract: 本发明属于功率半导体技术领域，涉及一种具有集成续流二极管的双异质结GaN HEMT器件。通过嵌入具有极化结的肖特基势垒二极管(SBD)进行反向续流，与外部反向并联续流二极管的器件相比，该结构在降低器件反向导通压降和寄生效应的同时，显著减小了整个器件的面积；在正向阻断状态，AlGaN/GaN HEMT两个异质界面处留下带有正/负电性的固定极化电荷削弱电场尖峰，改善电场集中效应，调制器件漂移区电场，实现漂移区电场近似矩形的分布，提高器件击穿电压；在器件导通状态，利用二维电子气(2DEG)传输电流，降低导通电阻。
-
公开(公告)号：CN111933711B
公开(公告)日：2022-08-23
申请号：CN202010831004.X
申请日：2020-08-18
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，具体涉及一种集成了SBD的超结MOSFET。本发明相对与传统结构，具有以下几个特点：一、器件采用双槽结构，分别为槽栅结构和肖特基槽型结构，肖特基槽型结构的槽侧壁引入肖特基接触，能够有效节省版图面积和增大续流能力；二、双槽下方引入横向伸长的P型屏蔽层对双槽进行保护，可以抑制集成肖特基二极管的反向泄漏电流，并避免肖特基接触和槽栅底部提前击穿，有效提高击穿电压；三、漂移区采用了超结结构，有效地克服了P型屏蔽层带来的小电流能力问题。本发明的有益效果为，相对于传统集成SBD的SiC MOSFET结构，本发明能够节省版图面积、增强续流能力和抑制体二极管开启能力，同时具有更低的导通压降和更高的击穿电压。
-
Patent Agency Ranking
公开(公告)号：CN114447101A
公开(公告)日：2022-05-06
申请号：CN202210078228.7
申请日：2022-01-24
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，涉及一种集成续流沟道二极管的垂直GaN MOSFET。本发明主要特征在于：MOSFET源极与漏极分别同时作为续流二极管的阳极与阴极，源极槽与P型GaN阻挡层之间的漂移区作为续流二极管的沟道；相比于传统MOSFET，集成续流沟道二极管具有更低的反向续流开启电压、更小的反向导通损耗及更优良的反向恢复特性；相比于集成肖特基二极管，集成的续流沟道二极管具有更低的泄漏电流、更好的温度特性以及更高的击穿电压；正向阻断时，P型GaN埋层结构有效降低了栅极与源极凹槽附近的电场尖峰，因此本发明具有更高的击穿电压，相较于并联二极管实现续流的方案，有利于减小器件面积和寄生参数以及降低正向传导与反向传导时的导通电阻。
-
公开(公告)号：CN111816698B
公开(公告)日：2021-06-08
申请号：CN202010898990.0
申请日：2020-08-31
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明属于功率半导体技术领域，具体涉及一种集成有齐纳二极管和集电极PMOS结构的功率器件。相比传统结构，本发明在集电极端引入自适应性PMOS结构，在发射极端引入齐纳二极管结构。正向导通时，集电极端PMOS沟道关闭，而此时齐纳二极管反向偏置但并未击穿，因此新器件可获得低的正向导通压降。关断过程中，集电极PMOS沟道随集电极电压上升而自适应性开启，而齐纳二极管也会进入反向击穿导通状态，形成发射极端抽取空穴的额外通路，二者共同加速器件关断以降低关断损耗。同时，齐纳二极管反向击穿导通时会将浮空的P区电势钳位，有利降低器件米勒电容；而且器件处于短路状态时，齐纳二极管处于反向击穿导通，可降低饱和电流密度以提高器件抗短路能力。
-
公开(公告)号：CN111211160B
公开(公告)日：2021-05-14
申请号：CN202010040170.8
申请日：2020-01-15
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/861
Abstract: 本发明属于功率半导体技术领域，涉及一种垂直GaN功率二极管。本发明在阳极电压为0V时，利用阳极金属与GaN半导体之间功函数差耗尽二极管阳极和阴极之间的导电沟道，实现二极管关断及耐压的功能，避免了GaN肖特基二极管因肖特基结因漏电而导致的提前击穿，获得高反向击穿电压和低泄漏电流；当阳极电压大于电压临界值时，耗尽区变窄,器件导通；当阳极电压进一步增大，凸出部分的漂移区侧壁开始出现高浓度电子积累层，通过调节凸出部分的漂移区的宽度以及选择合适的阳极金属，从而获得低开启电压和极低导通电阻。此外，沟道区势垒高度随温度几乎不变，具有很高的温度稳定性。本发明具有开启电压小，击穿电压高，比导通电阻低，温度稳定性好等优点。
-
公开(公告)号：CN110504308B
公开(公告)日：2021-03-30
申请号：CN201910805724.6
申请日：2019-08-29
Applicant: 电子科技大学 , 重庆中科渝芯电子有限公司
IPC: H01L29/739 , H01L29/08
Abstract: 本发明属于功率半导体技术领域，具体涉及一种高速低损耗的多槽栅高压功率器件。相对与传统结构，本发明在发射极端与集电极端均引入多个槽栅结构。正向导通时，集电极端槽栅侧壁沟道关断，N+集电区与N型缓冲层连通路径被阻断，因而可消除电压折回效应。发射极端槽栅结构不仅增加沟道密度以降低沟道区电阻，而且阻挡槽栅和载流子存储层可有效提高漂移区载流子浓度，因此新器件可获得更低的正向导通压降。关断过程中，随着集电极电压升高，集电极端槽栅侧壁沟道开启，使N+集电区与N型缓冲层连通而形成电子快速抽取路径，加速器件关断以降低关断损耗。因此，本发明具有更小的正向导通压降和关断损耗，而且没有电压折回效应。
-
公开(公告)号：CN110504168B
公开(公告)日：2020-08-28
申请号：CN201910805736.9
申请日：2019-08-29
Applicant: 电子科技大学 , 重庆中科渝芯电子有限公司
IPC: H01L21/334 , H01L29/739
Abstract: 本发明属于功率半导体技术领域，具体涉及一种多槽栅横向高压功率器件制造方法。本发明相对与传统结构，新结构在发射极端的N型存储层与集电极端的N型缓冲层、发射极端与集电极端的P型阱区可分别同步推结完成以降低器件热预算成本；发射极端与集电极端的多槽栅结构也可同步制作完成，在器件两端形成多沟道槽栅结构，以此改善器件导通压降与关断损耗。本发明的有益效果为简化器件工艺步骤与成本，实现易集成、低功耗的SOI LIGBT。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.021 seconds)
