公开(公告)号：CN114759025B

公开(公告)日：2023-04-25

申请号：CN202210384942.9

申请日：2022-04-13

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  贾艳江 ,  孙涛 ,  郗路凡 ,  邓思宇 ,  张成 ,  廖德尊 ,  赵智家 ,  魏杰

IPC: H01L27/02 ,  H01L27/07 ,  H01L29/778

Abstract: 本发明公开了基于GaN双异质结外延片的功率器件与CMOS逻辑电路的集成芯片，包含增强型的p‑MOS和n‑MOS、耗尽型n‑MOS、具有极化结的增强型功率HEMT和功率SBD、电阻、pn结电容，其中增强型p‑MOS和n‑MOS构成CMOS反相器。本发明主要特征在于：通过基于GaN双异质结外延片的上述器件实现全GaN CMOS逻辑电路和功率器件的单片集成，减小了寄生效应，提高了芯片集成度和功率密度；本发明提出的GaN双异质结外延片结构，在GaN沟道层(3)/势垒层(4)和势垒层(4)/顶部GaN层(5)异质界面分别引入二维电子气(2DEG)和二维空穴气(2DHG)，通过选择性保留2DHG实现低阻p‑MOS；双异质结引入的极化结用于增强型功率HEMT和功率SBD，器件阻断状态下，极化结改善电场集中效应，提高功率器件的击穿电压。

公开(公告)号：CN112864243B

公开(公告)日：2022-06-24

申请号：CN202110038284.3

申请日：2021-01-12

Applicant: 电子科技大学

Inventor： 魏杰 ,  邓思宇 ,  郗路凡 ,  孙涛 ,  贾艳江 ,  廖德尊 ,  张成 ,  罗小蓉

IPC: H01L29/778

Abstract: 本发明属于功率半导体技术领域，涉及一种具有钝化层渐变氟离子终端的GaN HMET器件。本发明主要特征在于：在器件栅极和漏级之间引入氟离子注入终端结构，且氟离子注入区域面积由靠近栅极一侧向漏极一侧逐渐减小，有效降低栅极边缘电场尖峰，并在漂移区中部引入新的电场尖峰，调制器件横向电场；氟离子注入终端结构位于厚钝化层中，可避免离子注入对AlGaN材料的物理损伤和对2DEG迁移率的影响，改善器件特性并抑制电流崩塌。本发明的有益效果为，该结构能实现更高的耐压以及更小的比导通电阻。

公开(公告)号：CN114613856A

公开(公告)日：2022-06-10

申请号：CN202210377549.7

申请日：2022-04-12

Applicant: 电子科技大学

Inventor： 魏杰 ,  贾艳江 ,  孙涛 ,  郗路凡 ,  邓思宇 ,  赵智家 ,  张成 ,  廖德尊 ,  罗小蓉

IPC: H01L29/778

Abstract: 本发明属于功率半导体技术领域，涉及一种双异质结GaN RC‑HEMT器件。本发明的主要特征在于：在HEMT栅极结构和漏极之间的势垒层(4)表面有顶部GaN层(9)，GaN沟道层(3)、势垒层(4)和顶部GaN层(9)形成双异质结，且在所述栅极结构与顶部GaN层(9)之间的势垒层(4)之上集成了肖特基续流二极管结构，用于HEMT器件反向续流。RC‑HEMT反向续流时，集成肖特基二极管借助2DEG形成电流路径，续流压降低；RC‑HEMT正向导通时，集成肖特基势垒二极管(SBD)处于关断状态，利用二维电子气(2DEG)传输电流，具有较低的导通电阻；RC‑HEMT正向阻断时，GaN沟道层(3)/势垒层(4)和势垒层(4)/顶部GaN层(9)形成极化结改善电场集中效应，调制器件漂移区电场，提高器件击穿电压。

公开(公告)号：CN113707727A

公开(公告)日：2021-11-26

申请号：CN202111000769.X

申请日：2021-08-30

Applicant: 电子科技大学

Inventor： 魏杰 ,  廖德尊 ,  张成 ,  罗小蓉 ,  邓思宇 ,  贾艳江 ,  孙涛 ,  郗路凡

IPC: H01L29/872 ,  H01L29/06

Abstract: 本发明属于功率半导体技术领域，涉及一种具有倒梯形槽的垂直GaN二极管。本发明主要特征在于：通过倒梯形槽结构设计，新件构在部分肖特基阳极金属与势垒层之间插入介质层，并在体内引入P‑GaN高掺杂阻挡层与碳掺杂GaN阻挡层以有效降低势垒层中电场；因此，相较于传统电流孔径垂直电子晶体管(CAVET)，本发明不仅增加倒梯形底部电流孔径横向尺寸以降低导通电阻，还能能有效抑制反向泄漏电流；同时，本发明兼具横向GaN HEMT器件中二维电子气作为沟道以降低器件导通电阻的优势。

公开(公告)号：CN111223937B

公开(公告)日：2021-04-23

申请号：CN202010051716.X

申请日：2020-01-17

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  欧阳东法 ,  郗路凡 ,  孙涛 ,  杨超 ,  邓思宇 ,  魏杰 ,  张波

IPC: H01L29/78

Abstract: 本发明属于功率半导体技术领域，涉及一种具有集成续流二极管的GaN纵向场效应晶体管。在反向续流时，集成二极管导通，具有低的导通压降及快的反向恢复特性。在正向导通时，集成二极管处于关断状态，不影响场效应晶体管的正向导通。在正向阻断时，由于P阱及上方半导体区对栅介质的保护，有效降低栅介质电场，提高栅介质可靠性，因此器件具有更高的击穿电压。由于P阱及上方半导体区的屏蔽作用，本发明具有更低的栅漏交叠电容，因此具有更小的开关损耗，同时可以防止误开启。相比传统平面栅场效应晶体管，本发明没有占用额外的芯片面积。

公开(公告)号：CN107093628B

公开(公告)日：2019-12-06

申请号：CN201710222890.4

申请日：2017-04-07

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  彭富 ,  杨超 ,  魏杰 ,  邓思宇 ,  欧阳东法 ,  张波

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/205 ,  H01L29/423

Abstract: 本发明属于半导体技术领域，涉及一种极化掺杂增强型HEMT器件。本发明的技术方案，通过在缓冲层上依次生长Al组分渐变的第一势垒层和第二势垒层，两层势垒层的Al组分变化趋势相反，势垒层内部由于极化差分别诱导产生三维电子气(3DEG)和三维空穴气(3DHG)；同时，凹槽绝缘栅结构位于源极远离漏极的一侧且与源极接触。首先，由于整个第一势垒层中都存在较高浓度的电子，极大提升器件的导通电流；其次，3DHG夹断源极与3DEG之间的纵向导电沟道，从而实现增强型，由凹槽栅电极上施加电压实现对导电沟道进行控制，且可通过对部分导电沟道进行掺杂调控阈值电压；再次，3DEG‑3DHG形成极化超结，在阻断状态时辅助耗尽漂移区，优化器件的横向电场分布，提高器件耐压。本发明所公布的器件制备工艺与传统工艺兼容。

公开(公告)号：CN105845724A

公开(公告)日：2016-08-10

申请号：CN201610432032.8

申请日：2016-06-17

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  杨超 ,  吴俊峰 ,  彭富 ,  魏杰 ,  邓思宇 ,  张波

IPC: H01L29/778 ,  H01L29/423

CPC classification number: H01L29/7788 ,  H01L29/4236 ,  H01L29/7786

Abstract: 本发明属于半导体技术领域，涉及一种积累型垂直HEMT器件。本发明正向导通状态下，绝缘栅极结构侧壁处形成高浓度的电子积累层，大大地降低了器件的导通电阻，从而保证了器件具有很好的正向电流驱动能力；反向阻断状态下，绝缘栅极结构可以有效地改善器件阻挡层与缓冲层界面处的电场集中效应，同时在绝缘栅极结构末端处引入新的电场尖峰，使器件电场分布更加均匀，从而提高器件的关态击穿电压。本发明所公布的器件制备工艺与传统工艺兼容。

公开(公告)号：CN113690311B

公开(公告)日：2023-04-25

申请号：CN202111000737.X

申请日：2021-08-30

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  廖德尊 ,  张成 ,  邓思宇 ,  魏杰 ,  贾艳江 ,  孙涛 ,  郗路凡

IPC: H01L29/778 ,  H01L29/872

Abstract: 本发明属于功率半导体技术领域，涉及一种集成续流二极管的GaN HMET器件。本发明主要特征在于：器件正向导通时，肖特基二极管处于关断状态，一方面利用肖特基金属与半导体之间的功函数差，耗尽阳极区域的二维电子气，另一方面利用阳极区域部分保留的介质层，降低肖特基二极管关断时的泄漏电流；器件反向续流时，肖特基阳极侧壁与二维电子气(2DEG)直接接触，有利于降低反向传导损耗；绝缘栅极结构允许器件在具有较厚势垒层的情况下，实现增强型HEMT，有利于降低正向导通电阻以及增强器件的栅控能力；集成的肖特基二极管与GaN HEMT在漏极一侧共享漂移区，相较于并联二极管实现续流，有利于减小器件面积和寄生参数以及降低正向传导与反向传导时的导通电阻。

公开(公告)号：CN113611742B

公开(公告)日：2023-04-25

申请号：CN202110907784.6

申请日：2021-08-09

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  贾艳江 ,  张成 ,  邓思宇 ,  孙涛 ,  杨可萌 ,  魏杰 ,  廖德尊 ,  郗路凡 ,  赵智家

IPC: H01L29/778 ,  H01L29/06

Abstract: 本发明属于功率半导体技术领域，涉及一种集成肖特基管的GaN功率器件。在正向导通时，集成肖特基管处于关断状态；在反向续流时，集成肖特基管导通，具有低的导通压降及快的反向恢复特性，同时减少了器件面积；P型GaN栅极耗尽栅下二维电子气，结合具有孔隙的P型高掺杂GaN阻挡层，实现增强型垂直器件；P型高掺杂GaN阻挡层调制电场分布，实现高耐压；三栅结构可以提供更强的栅控能力，提高器件开关速度。

公开(公告)号：CN115547831A

公开(公告)日：2022-12-30

申请号：CN202211407488.0

申请日：2022-11-10

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  谢欣桐 ,  赵智家 ,  薛刚 ,  孙涛 ,  魏杰 ,  邓思宇 ,  贾艳江

IPC: H01L21/335 ,  H01L29/778

Abstract: 本发明属于功率半导体技术领域，涉及一种采用选择性外延工艺的GaN P‑FET器件的制造方法。该制造方法中，先在GaN帽层上淀积介质并通过刻蚀形成硬掩膜，定义栅的位置，再通过金属有机化学气相淀积(MOCVD)依次生长P‑GaN层与SiNx钝化层，接着在两端形成欧姆接触的源极和漏极，之后去除硬掩膜，在此处制作凹槽型的栅极，最终实现了增强型GaN P‑FET。相较于利用部分或全部刻蚀栅极下方的P‑GaN层来实现增强型P‑FET的凹槽栅技术，本发明降低了因刻蚀P‑GaN层引入的晶格损伤，提升了栅极界面的质量并防止沟道空穴迁移率降低，且无需控制凹槽刻蚀的精度。