-
Patent Agency Ranking
公开(公告)号：CN106409332B
公开(公告)日：2021-06-08
申请号：CN201610475910.4
申请日：2016-06-24
Applicant: 瑞萨电子株式会社
IPC: G11C11/413
Abstract: 本发明提供能够实现信号品质的提高的电子器件。电子器件具有：半导体存储器件(DDRDE1)；针对该半导体存储器件进行数据的存取的半导体器件(CTLDE)；以及搭载它们的布线基板(BD)。布线基板(BD)具有分别使用第一及第二布线层将半导体器件(CTLDE)分别与半导体存储器件(DDRDE1)的第一及第二数据端子(例如DQ_Au及DQ_Bu)电连接的第一及第二数据布线(LN2_DQ及LN41_DQ)。第一布线层是比第二布线层更接近半导体器件的布线层，第一数据端子(DQ_Au)与第二数据端子(DQ_Bu)相比与半导体器件(CTLDE)之间的距离更远。
-
公开(公告)号：CN104346281B
公开(公告)日：2019-04-09
申请号：CN201410392106.0
申请日：2014-08-11
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种电子装置。即便从飞越拓扑的主布线分支出的分支路径的长度很长时，也能减轻分支布线中不期望的信号反射效果。在上面设置有与时钟信号同步操作的多个第一半导体组件和用于控制第一半导体组件的第二半导体组件的安装基板上，作为将第二半导体组件与第一半导体组件电连接的信号路径，设置有多个主布线和在各个主布线的多个分支点处分支出的分支布线。在从与第一半导体组件不相重叠并且位于远离第一半导体组件的位置的分支点到达对应的第一半导体组件的分支布线的中途，串联连接有芯片电阻器。
-
公开(公告)号：CN106716633A
公开(公告)日：2017-05-24
申请号：CN201480082194.2
申请日：2014-09-26
Applicant: 瑞萨电子株式会社
IPC: H01L25/00
CPC classification number: H01L25/18 , G11C5/025 , H01L22/14 , H01L23/49816 , H01L23/50 , H01L23/5383 , H01L23/5384 , H01L23/5385 , H01L23/5386 , H01L24/16 , H01L24/17 , H01L24/81 , H01L25/0655 , H01L25/16 , H01L25/50 , H01L2224/13007 , H01L2224/16014 , H01L2224/16225 , H01L2224/16227 , H01L2224/1713 , H01L2924/1431 , H01L2924/1436 , H01L2924/15311 , H01L2924/19041 , H01L2924/19102
Abstract: 电子器件包括第1布线基板和搭载在上述第1布线基板上的半导体器件。在上述半导体器件的第2布线基板上排列地搭载有多个第1半导体芯片和对上述多个第1半导体芯片的每一个进行控制的第2半导体芯片。另外，上述多个第1半导体芯片搭载在上述布线基板的第1基板边与上述第2半导体芯片的第1芯片边的延长线之间。另外，上述第1布线基板具有：分别向上述多个第1半导体芯片的每一个供给第1电源电位的第1电源线、和向上述第2半导体芯片供给第2电源电位并且宽度比上述第1电源线宽的第2电源线。另外，上述第2电源线在俯视下与上述第2布线基板的上述第1基板边交叉，并且从上述第2布线基板的上述第1基板边侧向上述第2半导体芯片延伸。
-
公开(公告)号：CN106409332A
公开(公告)日：2017-02-15
申请号：CN201610475910.4
申请日：2016-06-24
Applicant: 瑞萨电子株式会社
IPC: G11C11/413
CPC classification number: G11C11/4076 , G11C5/063 , H01L23/498 , H01L23/49816 , H01L23/49827 , H01L23/49844 , H01L23/5381 , H01L23/5383 , H01L23/5386 , H01L27/108 , H01L2224/16227 , H01L2224/16235 , H01L2924/15192 , H01L2924/15311 , G11C11/413
Abstract: 本发明提供能够实现信号品质的提高的电子器件。电子器件具有：半导体存储器件(DDRDE1)；针对该半导体存储器件进行数据的存取的半导体器件(CTLDE)；以及搭载它们的布线基板(BD)。布线基板(BD)具有分别使用第一及第二布线层将半导体器件(CTLDE)分别与半导体存储器件(DDRDE1)的第一及第二数据端子(例如DQ_Au及DQ_Bu)电连接的第一及第二数据布线(LN2_DQ及LN41_DQ)。第一布线层是比第二布线层更接近半导体器件的布线层，第一数据端子(DQ_Au)与第二数据端子(DQ_Bu)相比与半导体器件(CTLDE)之间的距离更远。
-
公开(公告)号：CN104851862A
公开(公告)日：2015-08-19
申请号：CN201510083331.0
申请日：2015-02-16
Applicant: 瑞萨电子株式会社
IPC: H01L23/488 , H01L23/498 , H01L21/60
CPC classification number: H05K1/0231 , H01L2224/05554 , H01L2224/16225 , H01L2224/48095 , H01L2224/48227 , H01L2924/15311 , H01L2924/181 , H05K1/025 , H05K2201/10545 , H01L2924/00012
Abstract: 本发明公开了一种电子设备。提供一种可提高电子设备电特性的技术。电子设备ED1包括安装在安装基板MB1上表面Ma上的半导体器件SP1和三端子电容器50。半导体器件SP1具有电源垫2pd(p)和接地垫2pd(g)，电源垫2pd(p)和接地垫2pd(g)分别与电源用焊盘3p2(p)和接地用焊盘3p2(g)电连接，电源用焊盘3p2(p)及接地用焊盘3p2(g)被分配到半导体器件SP1最外围的焊盘列上。而且，电源用焊盘3p2(p)及接地用焊盘3p2(g)通过在安装基板MB1的上表面Ma上形成的布线Mw1与三端子电容器50电连接。
-
-
-
-
Search Results
15
records
(took 0.039 seconds)
