公开(公告)号：CN104346281B

公开(公告)日：2019-04-09

申请号：CN201410392106.0

申请日：2014-08-11

Applicant: 瑞萨电子株式会社

Inventor： 林亨 ,  诹访元大

IPC: G06F12/00 ,  G06F1/12 ,  G06F1/10

Abstract: 本发明涉及一种电子装置。即便从飞越拓扑的主布线分支出的分支路径的长度很长时，也能减轻分支布线中不期望的信号反射效果。在上面设置有与时钟信号同步操作的多个第一半导体组件和用于控制第一半导体组件的第二半导体组件的安装基板上，作为将第二半导体组件与第一半导体组件电连接的信号路径，设置有多个主布线和在各个主布线的多个分支点处分支出的分支布线。在从与第一半导体组件不相重叠并且位于远离第一半导体组件的位置的分支点到达对应的第一半导体组件的分支布线的中途，串联连接有芯片电阻器。

公开(公告)号：CN104346281A

公开(公告)日：2015-02-11

申请号：CN201410392106.0

申请日：2014-08-11

Applicant: 瑞萨电子株式会社

Inventor： 林亨 ,  诹访元大

IPC: G06F12/00 ,  G06F1/12 ,  G06F1/10

CPC classification number: G11C11/4076 ,  G06F1/12 ,  G11C5/063 ,  G11C7/10 ,  G11C11/4096 ,  H01L2224/16227 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: 本发明涉及一种电子装置。即便从飞越拓扑的主布线分支出的分支路径的长度很长时，也能减轻分支布线中不期望的信号反射效果。在上面设置有与时钟信号同步操作的多个第一半导体组件和用于控制第一半导体组件的第二半导体组件的安装基板上，作为将第二半导体组件与第一半导体组件电连接的信号路径，设置有多个主布线和在各个主布线的多个分支点处分支出的分支布线。在从与第一半导体组件不相重叠并且位于远离第一半导体组件的位置的分支点到达对应的第一半导体组件的分支布线的中途，串联连接有芯片电阻器。