公开(公告)号：CN101459182A

公开(公告)日：2009-06-17

申请号：CN200810184399.8

申请日：2008-12-12

Applicant: 株式会社电装

Inventor： 曾根弘树 ,  山田明 ,  白木聪 ,  赤木望

IPC: H01L27/12

Abstract: 本发明公开一种半导体装置。该半导体装置包括包含有源层(101)、掩埋绝缘膜(103)和支撑衬底(102)的SOI衬底(104)；位于有源层(101)中且在第一基准电位下可操作的低电位基准电路部件(LV)；位于有源层(101)中且在第二基准电位下可操作的高电位基准电路部件(HV)；位于有源层(101)中且用于在第一和第二基准电位之间提供电平移动的电平移动元件形成部件(LS)；以及使支撑衬底(102)的第一和第二部分互相绝缘的绝缘构件(130)，其中所述第一和第二部分的位置分别对应于低和高电位基准电路部件(LV、HV)。

公开(公告)号：CN103828054B

公开(公告)日：2018-02-02

申请号：CN201280047129.7

申请日：2012-09-04

Applicant: 株式会社电装

Inventor： 赤木望 ,  利田祐麻 ,  桑原诚

IPC: H01L29/06 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/405 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/404 ,  H01L29/7803 ,  H01L29/7808 ,  H01L29/7811 ,  H01L29/7813

Abstract: 半导体元件（9）的元件电极（12、17）设置在单元区（1）中，而电连接到半导体衬底（6）的最外周电极（21）设置在周边区（2）中。在周边区（2）中，第二导电型层（7）设置在超级结结构之上。电位分割区（23）设置在第二导电型层（7）之上，以电连接元件电极（12、17）和最外周电极（21），并还将元件电极（12、17）和最外周电极（21）之间的电压分成多个级。当从半导体衬底（6）的厚度方向看时，电位分割区（23）的一部分与周边区（2）重叠。

公开(公告)号：CN103828058B

公开(公告)日：2016-09-28

申请号：CN201280046798.2

申请日：2012-08-30

Applicant: 株式会社电装

Inventor： 利田祐麻 ,  赤木望

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

CPC classification number: H01L29/1045 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7813

Abstract: 设置有垂直半导体元件的半导体器件具有沟槽栅极结构和伪栅极结构。沟槽栅极结构包括被形成为通过穿透第一杂质区（5）和基极区（4）以到达超结结构中的第一导电类型区（2b）的第一沟槽（7）。伪栅极结构包括第二沟槽（10），第二沟槽（10）通过穿透基极区（4）到达超结结构并被形成为比第一沟槽（7）更深。

公开(公告)号：CN104838500A

公开(公告)日：2015-08-12

申请号：CN201380062964.2

申请日：2013-11-26

Applicant: 株式会社电装

Inventor： 利田祐麻 ,  赤木望 ,  林敬太

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/0634 ,  H01L21/2251 ,  H01L21/26513 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/417 ,  H01L29/41741 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8611

Abstract: 半导体装置具备比超结构造高杂质浓度的深层(18)。所述深层从距半导体层(5)的表面为规定深度的位置形成，与高杂质层(10)相接并与所述超结构造相接。从衬底法线方向来看，所述深层和表面电极(12)中的与所述高杂质层相接的部分中成为最外周侧的第1端部(P1)与所述高杂质层中的外周侧的端部之间重叠。

公开(公告)号：CN103828054A

公开(公告)日：2014-05-28

申请号：CN201280047129.7

申请日：2012-09-04

Applicant: 株式会社电装

Inventor： 赤木望 ,  利田祐麻 ,  桑原诚

IPC: H01L29/06 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/405 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/404 ,  H01L29/7803 ,  H01L29/7808 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/0696 ,  H01L29/7802

Abstract: 半导体元件（9）的元件电极（12、17）设置在单元区（1）中，而电连接到半导体衬底（6）的最外周电极（21）设置在周边区（2）中。在周边区（2）中，第二导电型层（7）设置在超级结结构之上。电位分割区（23）设置在第二导电型层（7）之上，以电连接元件电极（12、17）和最外周电极（21），并还将元件电极（12、17）和最外周电极（21）之间的电压分成多个级。当从半导体衬底（6）的厚度方向看时，电位分割区（23）的一部分与周边区（2）重叠。

公开(公告)号：CN102332470B

公开(公告)日：2014-05-07

申请号：CN201110197338.7

申请日：2011-07-12

Applicant: 株式会社电装

Inventor： 山本刚 ,  住友正清 ,  山口仁 ,  赤木望 ,  利田祐麻

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/66734 ,  H01L29/7811

Abstract: 一种半导体器件，包括：衬底(10)；在所述衬底上的多个第一和第二导电类型区域(20，30)，以用于提供超结结构；位于所述超结结构上的沟道层(40)；所述沟道层中的第一导电类型层(51)；所述沟道层中的接触第二导电类型区域(52)；经由栅极绝缘膜(62)位于所述沟道层(40)上的栅极电极(63)；所述沟道层上的表面电极(70)；位于与所述超结结构相对的所述衬底上的背侧电极(90)；以及掩埋第二导电类型区域(53)。所述掩埋第二导电类型区域设置在相应的第二导电类型区域中，突出至所述沟道层中并且与所述接触第二导电类型区域接触。所述掩埋第二导电类型区域的杂质浓度高于所述沟道层的杂质浓度，并且在所述相应的第二导电类型区域中的位置处具有最大杂质浓度。

公开(公告)号：CN101431076B

公开(公告)日：2012-07-04

申请号：CN200810170455.2

申请日：2008-11-06

Applicant: 株式会社电装

Inventor： 赤木望 ,  山口仁 ,  藤井哲夫

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/76

Abstract: 公开了一种半导体设备。所述半导体设备包括具有彼此相对的第一表面(10a)和第二表面(10b)的半导体衬底(10)。所述半导体设备还包括其中每一个都具有一对分别位于半导体衬底(10)的第一和第二表面(10a，10b)上的电极(18a，18b，21，21a，21b)的多个双-面电极元件(50，50a，50b)。电流在所述第一和第二电极(18a，18b，21，21a，21b)之间流动。每一双-面电极元件(50，50a，50b)具有位于所述半导体衬底(10)内的PN柱形区域(13)。所述半导体设备还包括包围所述多个双-面电极元件(50，50a，50b)中的每一个的绝缘沟槽(30)，所述绝缘沟槽(30)使所述多个双-面电极元件(50，50a，50b)相互绝缘并隔离。

公开(公告)号：CN102332470A

公开(公告)日：2012-01-25

申请号：CN201110197338.7

申请日：2011-07-12

Applicant: 株式会社电装

Inventor： 山本刚 ,  住友正清 ,  山口仁 ,  赤木望 ,  利田祐麻

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/66734 ,  H01L29/7811

Abstract: 一种半导体器件，包括：衬底(10)；在所述衬底上的多个第一和第二导电类型区域(20，30)，以用于提供超结结构；位于所述超结结构上的沟道层(40)；所述沟道层中的第一导电类型层(51)；所述沟道层中的接触第二导电类型区域(52)；经由栅极绝缘膜(62)位于所述沟道层(40)上的栅极电极(63)；所述沟道层上的表面电极(70)；位于与所述超结结构相对的所述衬底上的背侧电极(90)；以及掩埋第二导电类型区域(53)。所述掩埋第二导电类型区域设置在相应的第二导电类型区域中，突出至所述沟道层中并且与所述接触第二导电类型区域接触。所述掩埋第二导电类型区域的杂质浓度高于所述沟道层的杂质浓度，并且在所述相应的第二导电类型区域中的位置处具有最大杂质浓度。

公开(公告)号：CN101431102A

公开(公告)日：2009-05-13

申请号：CN200810170454.8

申请日：2008-11-06

Applicant: 株式会社电装

Inventor： 山田明 ,  赤木望

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/06 ,  H01L27/04

CPC classification number: H01L2224/48 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 一种半导体器件包括具有半导体层(4)的高击穿电压晶体管(3)。该半导体层(4)具有元件部分(8)和布线部分(9)。元件部分(8)具有在半导体层(4)的正面上的第一布线(18)和在半导体层(4)的背面上的背面电极(19)。元件部分(8)构成为垂直晶体管，使电流在半导体层(4)的厚度方向上在第一布线(18)和背面电极(19)之间流动。背面电极(19)延伸到布线部分(9)。布线部分(9)具有在半导体层(4)的正面上的第二布线(23)。提供布线部分(9)和背面电极(19)作为允许电流流到第二布线(23)的拉线。