公开(公告)号：CN101431081A

公开(公告)日：2009-05-13

申请号：CN200810178674.5

申请日：2007-02-01

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  白田理一郎 ,  渡边浩志 ,  室冈贤一 ,  古贺淳二

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11556 ,  H01L27/11568

Abstract: 本发明提供一种非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

公开(公告)号：CN101345239A

公开(公告)日：2009-01-14

申请号：CN200810135745.3

申请日：2008-07-11

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松泽一也

IPC: H01L25/18 ,  H01L27/02 ,  H01L23/31 ,  H01L23/488

CPC classification number: G06F21/85 ,  G06F21/71 ,  G06F2221/2137 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0655 ,  H01L25/18 ,  H01L27/105 ,  H01L27/11526 ,  H01L2224/05554 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  Y10T307/951 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

Abstract: 一种电子装置，具备：基板(1)；第1芯片(5)，安装在上述基板上，形成有第1和第2端子(11，10)、输入焊区(17)、以及连接到上述第1和第2端子(11，10)上并以既定的寿命切断上述第1和第2端子之间的访问的半导体时限开关，上述输入焊区设定上述既定的寿命；第2芯片(7)，安装在上述基板上，内置有具有连接到上述第1端子(11)上的第3端子(12)和作为与外部的输入输出端子的第4端子(13)的运算装置；第1存储装置(3)，安装在上述基板上，具有连接到上述第2端子(10)上的第5端子(9)，记录有为使上述运算装置工作所必需的信息；以及封装体(19)，至少覆盖形成了上述第1芯片(5)的上述输入焊区(17)的表面。

公开(公告)号：CN101276843A

公开(公告)日：2008-10-01

申请号：CN200810096687.8

申请日：2008-01-24

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松下大介 ,  村冈浩一 ,  中崎靖 ,  加藤弘一

IPC: H01L29/788 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/792

Abstract: 本发明提供一种具有隧道绝缘膜的半导体存储装置及其制造方法，即使薄膜化也不会使重复进行写入/擦除时的耐性(耐久特性)恶化。该半导体存储装置包括：半导体衬底(2)；在半导体衬底上形成的第一绝缘膜(6)，该第一绝缘膜包括具有第一氮氧化硅层(8b)、氮化硅层(8a)以及第二氮氧化硅层(8c)的叠层结构的氮氧化硅膜(8)、以及形成在所述氮氧化硅膜上的富硅氧化硅膜(10)；形成在第一绝缘膜上的电荷蓄积层(12)；形成在电荷蓄积层上的第二绝缘膜(14)；和形成在第二绝缘膜上的控制栅极(16)。

公开(公告)号：CN1838415A

公开(公告)日：2006-09-27

申请号：CN200610068044.3

申请日：2006-03-24

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  木下敦宽 ,  高岛章 ,  萩岛大辅

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7881 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

Abstract: 一种非易失性半导体存储器件，包括半导体衬底；形成在半导体衬底中的多个隔离区域；形成在相邻隔离区域之间的元件形成区域；提供在元件形成区域上的第一栅极绝缘膜；提供在第一栅极绝缘膜上的浮栅电极，在沿着垂直于隔离区域延伸方向的方向上的剖面中，浮栅电极面对元件形成区域的下边缘的宽度小于元件形成区域的宽度；提供在浮栅电极上的第二栅极绝缘膜；和提供在第二栅极绝缘膜上的控制栅极电极。

公开(公告)号：CN1763953A

公开(公告)日：2006-04-26

申请号：CN200510107175.3

申请日：2005-09-28

Applicant: 株式会社东芝

Inventor： 渡边浩志

IPC: H01L27/04

CPC classification number: H01L27/115 ,  G11C13/0004 ,  H01L29/7883

Abstract: 一种半导体器件，包括输入接线端；第一时效器件，其源极连接到输入接线端，以便在τ1开启并在τ2(大于τ1)关闭；第二时效器件，其源极连接到输入接线端，栅极连接到第一时效器件的漏极，并且其漏极连接到第一时效器件的栅极，以便在τ3开启并在τ4(大于τ3)关闭；第一开关元件，其一个接线端连接到第一时效器件的漏极，以便在第二时效器件开启时关闭；第二开关元件，其一个接线端连接到第二时效器件的漏极，以便在第一时效器件开启时关闭；输出接线端，连接到第一开关元件和第二开关元件的另一个接线端。

公开(公告)号：CN1484309A

公开(公告)日：2004-03-24

申请号：CN03145379.1

申请日：2003-07-08

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松澤一也 ,  白田理一郎

IPC: H01L27/00 ,  H01L21/00

CPC classification number: H01L29/7883 ,  G01R31/2642 ,  G06F9/3802 ,  G06F2221/2137 ,  G06K19/0723 ,  G06K19/073 ,  G06K19/07372 ,  G06Q20/341 ,  G07C9/00111 ,  G07C2009/00976 ,  G07F7/082 ,  G07F7/084 ,  G07F7/1008 ,  G11C16/14 ,  G11C16/349 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/66825

Abstract: 带有有效期限的功能利用装置，具有第一功能块、第二功能块、连接所述第一功能块和所述第二功能块之间、能利用通过它们之间相互访问而产生的所需的功能的信号线，以及连接在或存在于所述信号线上、在经过给定的时间后使所述第一功能块和第二功能块之间不能进行相互访问，或能进行相互访问的半导体时限开关。

公开(公告)号：CN103682232A

公开(公告)日：2014-03-26

申请号：CN201310418226.9

申请日：2013-09-13

Applicant: 株式会社东芝

Inventor： 村田正浩 ,  仓田健刚 ,  矢岛亨 ,  渡边浩志

IPC: H01M2/26 ,  H01M10/0525 ,  H01M10/058

CPC classification number: H01M2/02 ,  H01M2/0202 ,  H01M2/0237 ,  H01M2/0275 ,  H01M2/0287 ,  H01M2/06 ,  H01M2/26 ,  H01M2/266 ,  H01M10/0413 ,  H01M10/0431 ,  H01M10/0525 ,  H01M10/0587 ,  H01M2010/4292 ,  H01M2220/20 ,  Y02E60/122 ,  Y02T10/7011 ,  H01M2/14 ,  H01M10/058

Abstract: 提供一种电池，具备：电极群，包括：含有活性物含有层的正极；含有活性物含有层的负极；配置在所述正极与所述负极之间的隔离件；从电极群的一端部突出的正极集电极耳；和从电极群的另一端部突出的负极集电极耳；外装构件，包括：收纳有所述电极群的容器部；和用于通过热熔接对所述容器部进行封固的边缘部；正极导线，与所述正极集电极耳接合，穿过所述外装构件的所述边缘部而前端部延伸到外部；以及负极导线，与所述负极集电极耳接合，穿过所述外装构件的所述边缘部而前端部延伸到外部；所述电极群以所述正极集电极耳及所述负极集电极耳中的至少一方的端部被所述外装构件的未被熔接的边缘部夹持的状态，收纳在所述容器部内。

公开(公告)号：CN100461427C

公开(公告)日：2009-02-11

申请号：CN200610068044.3

申请日：2006-03-24

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  木下敦宽 ,  高岛章 ,  萩岛大辅

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7881 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

Abstract: 一种非易失性半导体存储器件，包括半导体衬底；形成在半导体衬底中的多个隔离区域；形成在相邻隔离区域之间的元件形成区域；提供在元件形成区域上的第一栅极绝缘膜；提供在第一栅极绝缘膜上的浮栅电极，在沿着垂直于隔离区域延伸方向的方向上的剖面中，浮栅电极面对元件形成区域的下边缘的宽度小于元件形成区域的宽度；提供在浮栅电极上的第二栅极绝缘膜；和提供在第二栅极绝缘膜上的控制栅极电极。

公开(公告)号：CN101350350A

公开(公告)日：2009-01-21

申请号：CN200810137968.3

申请日：2008-07-17

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  木下敦宽 ,  小林茂树 ,  萩岛大辅

IPC: H01L27/04 ,  H01L29/788 ,  H01L29/423 ,  H01L27/115

CPC classification number: G04F10/10 ,  G11C16/0408 ,  G11C2216/10 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明提供一种时效装置，具备：半导体衬底、被形成在第1元件区域内的第1及第2扩散层、被形成在第1及第2扩散层间的沟道区域上的浮栅、以及相对于浮栅在横方向上隔开一定间隔并排形成的控制栅电极。浮栅与控制栅电极的耦合电容大于浮栅与半导体衬底的耦合电容。

公开(公告)号：CN101241762A

公开(公告)日：2008-08-13

申请号：CN200710306262.0

申请日：2007-11-30

Applicant: 株式会社东芝

Inventor： 渡边浩志

IPC: G11C16/22

CPC classification number: G11C16/22 ,  G06F21/10

Abstract: 提供了一种带定时开关的信息载体及半导体集成电路，该信息载体中，内容提供者能够设定内容的使用期间，在使用期间后可以作为通用的存储器使用、且成本便宜。其包括：存储器单元阵列，与所述存储器单元阵列的位线连接的位线解码器，与所述存储器单元阵列的字线连接的字线解码器，与所述位线解码器连接的位线型放大器，与所述字线解码器连接的字线型放大器，在所述位线型放大器和所述位线解码器之间夹设或者桥接、对所述位线放大器和所述位线解码器之间的通路进行无电源时间管理的半导体定时开关，设定所述半导体定时开关的操作时期的定时开关初始化设备，和与所述位线型放大器和所述字线型放大器连接以对其进行控制的、具有发送和接受输入输出信号的I/O端子的控制器。