公开(公告)号：CN104064587A

公开(公告)日：2014-09-24

申请号：CN201410076912.7

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  西尾让司 ,  太田千春 ,  四户孝

IPC: H01L29/201 ,  H01L29/78

CPC classification number: H01L29/1608 ,  C30B29/36 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0847 ,  H01L29/167 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827

Abstract: 本发明的半导体装置具备含有p型杂质和n型杂质的n型SiC的杂质区。并且，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成上述组合的上述元素A的浓度与上述元素D的浓度之比大于0.40且小于0.95，构成上述组合的上述元素D的浓度为1×1018cm-3以上且1×1022cm-3以下。

公开(公告)号：CN104064586A

公开(公告)日：2014-09-24

申请号：CN201410076369.0

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 太田千春 ,  清水达雄 ,  西尾让司 ,  四户孝

IPC: H01L29/16 ,  H01L29/167 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/046 ,  H01L29/167 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的半导体装置具备具有第一面和第二面的n型SiC衬底、设置在第一面上的SiC层、设置在第一面侧的第一电极和设置在第二面上的第二电极，所述n型SiC衬底含有p型杂质和n型杂质，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成组合的元素A的浓度与元素D的浓度之比大于0.40且小于0.95，构成组合的元素D的浓度为1×1018cm-3以上且1×1022cm-3以下。

公开(公告)号：CN103579341A

公开(公告)日：2014-02-12

申请号：CN201310084170.8

申请日：2013-03-15

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  河野洋志 ,  铃木拓马 ,  清水达雄 ,  四户孝

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/105 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1041 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/78 ,  H01L29/0615 ,  H01L29/36 ,  H01L29/7393

Abstract: 根据实施例，一种晶体管，包括：结构体；绝缘膜；控制电极；第一电极；以及第二电极。所述结构体包括第一至第三半导体区，并且包括具有第一元素和第二元素的复合半导体。所述第一电极与所述第三半导体区电连续。所述第二电极与所述第一半导体区电连续。所述结构体具有设置在所述第二半导体区的下端上的第一区域以及除了所述第一区域之外的第二区域。所述第一区域是通过使得所述第二元素的气源的浓度与所述第一元素的气源的浓度的比率大于1.0形成的区域。所述第一区域中的所述第一导电类型的杂质浓度高于所述第二区域中的所述第一导电类型的杂质浓度。

公开(公告)号：CN103296089A

公开(公告)日：2013-09-11

申请号：CN201310063169.7

申请日：2013-02-28

Applicant: 株式会社东芝

Inventor： 河野洋志 ,  四户孝 ,  铃木拓马 ,  西尾让司

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L21/0465 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827

Abstract: 本发明公开了一种半导体器件及其制造方法。根据一个实施例，所述半导体器件包括：第一、第二、第三、第四和第五半导体区，绝缘膜，控制电极以及第一和第二电极。所述第一、第二、第三、第四和第五半导体区包括碳化硅。所述第一半导体区具有第一杂质浓度，并且具有第一部分。在所述第一半导体区上设置所述第二半导体区。在所述第二半导体区上设置第三半导体区。在所述第一部分与所述第二半导体区之间设置所述第四半导体区。在所述第一部分与所述第三半导体区之间设置所述第四半导体区。所述第五半导体区包括设置在所述第一部分与所述第二半导体区之间的第一区，并且具有高于所述第一杂质浓度的第二杂质浓度。

公开(公告)号：CN103295884A

公开(公告)日：2013-09-11

申请号：CN201210376238.5

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  太田千春 ,  四户孝

IPC: H01L21/04

CPC classification number: H01L21/02658 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/74 ,  H01L23/544 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/8613 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体存储装置的制造方法，准备六方晶系的碳化硅基板，向碳化硅基板进行离子注入，在进行了离子注入后的碳化硅基板上通过外延生长形成碳化硅膜，在碳化硅膜中形成pn结区域。

公开(公告)号：CN101221989B

公开(公告)日：2010-08-04

申请号：CN200710153275.9

申请日：2007-09-29

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  铃木拓马 ,  太田千春 ,  四户孝

IPC: H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608

Abstract: 一种半导体器件包括：第一导电类型的SiC衬底；形成在该衬底上的第一导电类型的SiC半导体层，该半导体层的杂质浓度低于衬底的杂质浓度；第一电极，形成在半导体层上且与半导体层形成肖特基结，该肖特基结的势垒高度为1eV或更小；多个第二导电类型的结势垒，形成为接触第一电极，并且每一个所述结势垒距半导体层的上表面的深度为d1，其宽度为w，以及相邻的结势垒之间的间距为s；第二导电类型的边缘终端区，形成在结势垒的外侧以接触第一电极，并且其距半导体层的上表面的深度为d2；以及第二电极，形成在衬底的第二表面上，其中满足下列关系：d1/d2≥1，s/d1≤0.6，以及s/(w+s)≤0.33。

公开(公告)号：CN101097947A

公开(公告)日：2008-01-02

申请号：CN200710127047.4

申请日：2007-06-28

Applicant: 株式会社东芝

Inventor： 太田千春 ,  西尾让司 ,  田山哲夫 ,  四户孝

IPC: H01L29/00 ,  H01L29/872 ,  H01L29/861 ,  H01L29/78

CPC classification number: H01L29/66712 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/402 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66143 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872

Abstract: 一种半导体器件，包括：第一导电类型的半导体衬底(1)；第一导电类型的半导体层(2)，其形成在所述半导体衬底(1)上且具有有源区和包围该有源区的边缘终止区；第二导电类型的第一半导体区(8)，其形成在边缘终止区中与有源区的边缘相邻；第二导电类型的第二半导体区(7)，其以薄片状和网孔状掩埋在边缘终止区中且基本平行于半导体层(2)的表面；第一电极(3)，其形成在半导体层(2)的有源区以及第一半导体区(8)的一部分上；以及第二电极(4)，其形成在半导体衬底(1)的底表面上。

公开(公告)号：CN113113293B

公开(公告)日：2024-06-25

申请号：CN202010905516.6

申请日：2020-09-01

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  太田千春

IPC: H01L21/04 ,  H01L21/329 ,  H01L21/331 ,  H01L29/04 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861

Abstract: 本发明提供高品位的碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置。根据实施方式，在碳化硅基体的制造方法中，包括准备第1基体。第1基体包括第1基体面且包含碳化硅。第1基体面相对于第1基体的(0001)面倾斜。第1基体的(0001)面与第1基体面交叉的第1线段沿着第1基体的[11‑20]方向。制造方法包括在第1基体面形成包含碳化硅的第1层。制造方法包括将第1层的一部分除去。通过一部分的除去而露出的第1层的第1层面相对于第1层的(0001)面倾斜。第1层的(0001)面与第1层面交叉的第2线段沿着[‑1100]方向。

公开(公告)号：CN111524809B

公开(公告)日：2023-07-18

申请号：CN201910851158.2

申请日：2019-09-10

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  太田千春 ,  饭岛良介

IPC: H01L21/331 ,  H01L21/336 ,  H01L21/329 ,  H01L29/10 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: 能够提供一种能使特性稳定的半导体装置及其制造方法、基板及其制造方法和制造装置。根据实施方式，半导体装置的制造方法包括如下第1工序：使设置在包含碳化硅的基体上的第1半导体层的堆垛层错扩展，所述第1半导体层包含碳化硅和第1元素，所述第1元素包含选自N、P以及As中的至少一种。所述制造方法包括如下第2工序：在第1工序后在所述第1半导体层上形成包含碳化硅和所述第1元素的第2半导体层。所述制造方法包括如下第3工序：在所述第2半导体层上形成包含碳化硅和第2元素的第3半导体层，所述第2元素包含选自B、Al以及Ga中的至少一种。

公开(公告)号：CN115732535A

公开(公告)日：2023-03-03

申请号：CN202210123253.2

申请日：2022-02-10

Applicant: 株式会社东芝

Inventor： 櫛部光弘 ,  西尾让司 ,  饭岛良介 ,  清水达雄 ,  太田千春 ,  须山章子

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336

Abstract: 提供能够提高特性的晶圆、半导体装置及其制造方法。根据实施方式，晶圆包括基板以及结晶层。所述基板包括包含SiC的多个SiC区域和设置于所述多个SiC区域之间且包含Si的SiC间区域。所述结晶层包括包含SiC的第一层和在第一方向上设置于所述基板与所述第一层之间且包含SiC的第一中间层。所述第一层以第一层浓度包含氮。所述第一中间层中的氮的第一中间层浓度比所述第一浓度高。