公开(公告)号：CN100541818C

公开(公告)日：2009-09-16

申请号：CN200710084476.8

申请日：2007-03-02

Applicant: 株式会社东芝

Inventor： 土屋义规 ,  小山正人 ,  吉木昌彦

IPC: H01L29/78 ,  H01L29/49 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC classification number: H01L21/823835 ,  H01L27/1203 ,  H01L29/785

Abstract: 按照本发明的一个方面，一种半导体器件包括：N沟道MIS晶体管，包括：p型半导体层；形成在p型半导体层上的第一栅极绝缘层；形成在第一栅极绝缘层上的第一栅极电极；和形成在p型半导体层中的第一源极-漏极区域，其中第一栅极电极沿着栅极长度的方向夹在该第一源极-漏极区域中。第一栅极电极包括含有NiSi2的立方晶体的晶相，NiSi2的立方晶体具有5.39埃至5.40埃的晶格常数。

公开(公告)号：CN100485969C

公开(公告)日：2009-05-06

申请号：CN200710112031.6

申请日：2004-02-26

Applicant: 株式会社东芝

Inventor： 平野泉 ,  小山正人 ,  西山彰

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/28 ,  H01L21/3105 ,  H01L21/336

CPC classification number: H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 提供一种使用可以降低绝缘膜的泄漏电流的金属硅酸盐膜等的半导体器件及其简单制造方法。提供一种半导体器件，其特征在于包括：硅基板(10)；在硅基板(10)上形成的含有硅、氧、氮和金属的栅绝缘膜(12’)，栅绝缘膜具有与硅基板(10)连接的第一层区域、在栅绝缘膜(12’)的第一层区域相对侧的第二层区域、以及在第一层区域和第二层区域之间的第三层区域，所述第三层区域的金属的最大浓度比第一和第二层区域的金属的浓度的最小值高，第三层区域的氮的最大浓度比第一和第二层区域的氮浓度的最小值高；与第二层区域连接的栅电极；和在栅绝缘膜两侧形成的一对源/漏区。

公开(公告)号：CN100356581C

公开(公告)日：2007-12-19

申请号：CN200410068426.7

申请日：2004-02-26

Applicant: 株式会社东芝

Inventor： 平野泉 ,  小山正人 ,  西山彰

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 提供一种使用可以降低绝缘膜的泄漏电流的金属硅酸盐膜等的半导体器件及其简单制造方法。提供一种半导体器件，其特征在于包括：硅基板(10)；在硅基板(10)上形成的含有硅、氧、氮和金属的栅绝缘膜(12’)，栅绝缘膜具有与硅基板(10)连接的第一层区域、在栅绝缘膜(12’)的第一层区域相对侧的第二层区域、以及在第一层区域和第二层区域之间的第三层区域，所述第三层区域的金属的最大浓度比第一和第二层区域的金属的浓度的最小值高，第三层区域的氮的最大浓度比第一和第二层区域的氮浓度的最小值高；与第二层区域连接的栅电极；和在栅绝缘膜两侧形成的一对源/漏区。

公开(公告)号：CN101075639A

公开(公告)日：2007-11-21

申请号：CN200710112031.6

申请日：2004-02-26

Applicant: 株式会社东芝

Inventor： 平野泉 ,  小山正人 ,  西山彰

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/28 ,  H01L21/3105 ,  H01L21/336

CPC classification number: H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 提供一种使用可以降低绝缘膜的泄漏电流的金属硅酸盐膜等的半导体器件及其简单制造方法。提供一种半导体器件，其特征在于包括：硅基板(10)；在硅基板(10)上形成的含有硅、氧、氮和金属的栅绝缘膜(12’)，栅绝缘膜具有与硅基板(10)连接的第一层区域、在栅绝缘膜(12’)的第一层区域相对侧的第二层区域、以及在第一层区域和第二层区域之间的第三层区域，所述第三层区域的金属的最大浓度比第一和第二层区域的金属的浓度的最小值高，第三层区域的氮的最大浓度比第一和第二层区域的氮浓度的最小值高；与第二层区域连接的栅电极；和在栅绝缘膜两侧形成的一对源/漏区。

公开(公告)号：CN1505171A

公开(公告)日：2004-06-16

申请号：CN200310119783.7

申请日：2003-12-05

Applicant: 株式会社东芝

Inventor： 小山正人 ,  西山彰 ,  中崎靖 ,  铃木正道 ,  上牟田雄一 ,  金子明生

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/28185 ,  H01L21/28202 ,  H01L29/518

Abstract: 一种半导体器件包括衬底和MISFET，MISFET包括在衬底中形成的源极－漏极区和在衬底上形成的栅电极，并且栅极绝缘膜介于它们之间。该栅极绝缘膜由包含金属－氧－氮键链的金属氮氧化合物膜形成。可选地，栅极绝缘膜由包含金属－氧－氮键链和硅－氧－氮键链中至少一种的渗氮金属硅酸盐膜形成。