-
公开(公告)号：CN101388240A
公开(公告)日：2009-03-18
申请号：CN200810135580.X
申请日：2008-09-05
Applicant: 松下电器产业株式会社
IPC: G11C7/12 , G11C11/413 , G11C11/417
CPC classification number: G11C7/12 , G11C5/147 , G11C11/413
Abstract: 本发明公开了一种半导体存储设备。预充电电路将连接到存储单元的位线电压升至电源电压。在数据从存储单元被读取前，多个降压电路将位线电压降至低于电源电压的电平。所述多个降压电路连接到位线，并且所述多个降压电路由彼此不同的降压控制信号控制。
-
公开(公告)号：CN1741191A
公开(公告)日：2006-03-01
申请号：CN200510087189.3
申请日：2005-07-27
Applicant: 松下电器产业株式会社
Inventor： 池田雄一郎
IPC: G11C11/419 , G11C7/00
CPC classification number: G11C7/1075 , G11C8/16
Abstract: 本多端口存储器具有存储保持电路、多个写电路和读电路以及读/写能力调整电路。该读/写能力调整电路单独设置每一写/读电路的写/读能力。该读/写能力调整电路使用运行状态确定电路，根据每一读/写电路中的运行状态来确定每单位时间内的写/读次数。所使用的运行状态确定电路是噪声量检测电路、运行完成检测电路或者电势波动检测电路。
-
公开(公告)号：CN103282965B
公开(公告)日：2015-05-06
申请号：CN201280004338.3
申请日：2012-11-15
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C13/003 , G11C13/00 , G11C13/0007 , G11C2213/71 , G11C2213/72 , H01L27/101 , H01L27/2409 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146
Abstract: 一种电阻变化型非易失性存储装置，具有：多层位线（BL）；在多层位线（BL）的层间分别形成的多层字线（WL）；存储单元阵列，具有在多层位线（BL）与多层字线（WL）的交点上分别形成的多个存储单元（MC），由多个基本阵列面构成；与多个基本阵列面分别对应设置的全局位线（GBL）；与多个基本阵列面分别对应设置的第1选择开关元件以及第2选择开关元件的组；在不同的基本阵列面间，连续访问与相同字线连接的存储单元，不改变向字线以及位线施加的电压，以使流过存储单元的电流的朝向相同的方式选择存储单元。
-
公开(公告)号：CN102918600B
公开(公告)日：2014-11-19
申请号：CN201280001064.2
申请日：2012-05-30
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C13/0007 , G11C2013/0083 , G11C2213/32 , G11C2213/72
Abstract: 本发明的电阻变化型非易失性存储装置（100）具备配置在多个第一信号线与多个第二信号线之间的交叉点上的多个存储单元（10），多个存储单元（10）分别包括电阻变化元件（1）以及与电阻变化元件（1）串联连接的电流控制元件（2），电阻变化型非易失性存储装置（100）具备写入电路（105）、行选择电路（103）及列选择电路（104），写入电路（105）按以下顺序依次选择块（120），并对所选择的块（120）中包含的多个存储单元（10）进行初始击穿，该顺序为：从配置在与行选择电路（103）及列选择电路（104）中的一方电路远的位置上的块（120）向配置在与上述一方电路近的位置上的块（120）的顺序。
-
公开(公告)号：CN102834872A
公开(公告)日：2012-12-19
申请号：CN201180017639.5
申请日：2011-09-07
Applicant: 松下电器产业株式会社
CPC classification number: G11C13/0007 , G11C13/00 , G11C13/003 , G11C29/50008 , G11C2213/15
Abstract: 本发明提供一种能够检测使用了电流控制元件的存储单元阵列的故障存储单元的电阻变化型非易失性存储装置的检查方法及电阻变化型非易失性存储装置。具备存储单元阵列（202）、存储单元选择电路（203、204）和读出电路（206）的电阻变化型非易失性存储装置（200）的检查方法，包括以下步骤：当基于第2电压读出存储单元的电阻状态时，若电阻变化元件（R11）是低电阻状态且电流控制元件（D11）中流过规定值以上的电流，则判定为电流控制元件（D11）具有短路异常的步骤；当基于第1电压读出存储单元的电阻状态时，判定电阻变化元件（R11）的状态是低电阻状态还是高电阻状态的步骤。
-
Patent Agency Ranking
公开(公告)号：CN100530422C
公开(公告)日：2009-08-19
申请号：CN200410045746.0
申请日：2004-05-24
Applicant: 松下电器产业株式会社
Inventor： 池田雄一郎
IPC: G11C11/34 , G11C11/416
CPC classification number: H01L27/1104 , G11C11/412 , H01L27/11
Abstract: 本发明提供一种半导体集成电路，该半导体集成电路在衬底上具有存储保持部、至少一个写入部和至少一个读出部。在衬底上，形成存储保持部的存储保持部衬底区、形成各写入部的至少一个写入部衬底区和形成各读出部的至少一个读出部衬底区被绝缘隔离。对各衬底区施加独立的衬底电位。
-
公开(公告)号：CN1959841A
公开(公告)日：2007-05-09
申请号：CN200610152878.2
申请日：2006-11-06
Applicant: 松下电器产业株式会社
Inventor： 池田雄一郎
CPC classification number: G11C11/412 , G11C5/143
Abstract: 本发明提供一种存储电路，包括：映射到可从处理器存取的地址空间的第一存储单元，和不映射到所述地址空间、且具有与所述第一存储单元相同结构的第二存储单元，其中还包括用于执行与所述存储电路相关的控制功能的控制电路，而所述第二存储单元的输出信号线连接到所述控制电路。
-
公开(公告)号：CN102640287B
公开(公告)日：2014-09-17
申请号：CN201180004725.2
申请日：2011-11-24
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , G11C13/00 , H01L45/00 , H01L49/00
CPC classification number: H01L27/101 , G11C13/0007 , G11C13/0026 , G11C13/004 , G11C2213/71 , G11C2213/72 , H01L27/2409 , H01L27/2436 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146
Abstract: 提供一种能够以最小间隔来对存储单元阵列的位线和字线进行布线的非易失性存储装置。该非易失性存储装置中，基本阵列面（0～3）分别具有仅将该基本阵列面内的偶数层的位线相互连接的第1通孔群（121～124）、和仅将该基本阵列面内的奇数层的位线相互连接的第2通孔群（131～134），第1基本阵列面内的第1通孔群与在Y方向上与第1基本阵列面邻接的第2基本阵列面内的第2通孔群在Y方向上相互邻接，并且，第1基本阵列面内的第2通孔群与第2基本阵列面内的第1通孔群在Y方向上相互邻接，在将第1基本阵列面的第1通孔群与和第1基本阵列面有关的第1全局线连接时，将第2基本阵列面的第1通孔群与电位被固定了的非选择位线用全局位线（GBL_NS）连接。
-
公开(公告)号：CN102511079B
公开(公告)日：2014-08-27
申请号：CN201180003847.X
申请日：2011-08-10
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , G11C13/00 , H01L27/10 , H01L45/00
CPC classification number: H01L27/101 , G11C13/004 , G11C2213/71 , G11C2213/72 , H01L27/0688 , H01L27/2409 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146
Abstract: 提供一种在读出电路的设计中不用设置余量、而能够以最小间隔来对存储单元阵列的位线和字线进行布线的非易失性存储装置。多个基本阵列面的每一个基本阵列面具有仅将该基本阵列面内的偶数层的位线相互连接的第1通孔群、与仅将该基本阵列面内的奇数层的位线相互连接的第2通孔群，第1基本阵列面内的第1通孔群与在Y方向上与第1基本阵列面邻接的第2基本阵列面内的第2通孔群在Y方向上相互邻接，并且，第1基本阵列面内的第2通孔群与第2基本阵列面内的第1通孔群在Y方向上相互邻接，在将第1基本阵列面的第1通孔群与第1基本阵列面的第1全局线连接时，将第2基本阵列面的第2通孔群从第2基本阵列面的第2全局线切断。
-
公开(公告)号：CN103282965A
公开(公告)日：2013-09-04
申请号：CN201280004338.3
申请日：2012-11-15
Applicant: 松下电器产业株式会社
IPC: G11C13/00
CPC classification number: G11C13/003 , G11C13/00 , G11C13/0007 , G11C2213/71 , G11C2213/72 , H01L27/101 , H01L27/2409 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146
Abstract: 一种电阻变化型非易失性存储装置，具有：多层位线（BL）；在多层位线（BL）的层间分别形成的多层字线（WL）；存储单元阵列，具有在多层位线（BL）与多层字线（WL）的交点上分别形成的多个存储单元（MC），由多个基本阵列面构成；与多个基本阵列面分别对应设置的全局位线（GBL）；与多个基本阵列面分别对应设置的第1选择开关元件以及第2选择开关元件的组；在不同的基本阵列面间，连续访问与相同字线连接的存储单元，不改变向字线以及位线施加的电压，以使流过存储单元的电流的朝向相同的方式选择存储单元。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.028 seconds)
