非易失性半导体存储装置及其读出方法

    公开(公告)号:CN103003884A

    公开(公告)日:2013-03-27

    申请号:CN201280001452.0

    申请日:2012-07-11

    IPC分类号: G11C13/00 G11C11/15

    摘要: 本发明提供一种交叉点型非易失性存储装置,能够抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下。交叉点型非易失性存储装置具有:多个位线,与多个字线垂直;由存储单元构成的交叉点单元阵列(1),根据在其立体交差点配置的电信号以可逆的方式在2个以上的状态下使电阻值变化;偏移检测单元阵列(2E),构成为包括偏移检测单元,该偏移检测单元的字线共通,具有比存储单元的高电阻状态下的电阻值高的电阻值;读出电路(读出放大器(7)等),利用在交叉点单元阵列(1)的选择位线中流过的电流判别选择存储单元的电阻状态;以及电流源(6),在读出动作的期间内,对偏移检测单元阵列供给电流。

    升压电路
    7.
    发明公开

    公开(公告)号:CN1677820A

    公开(公告)日:2005-10-05

    申请号:CN200510062664.1

    申请日:2005-03-31

    IPC分类号: H02M3/07

    摘要: 本发明公开了一种基于多相时钟进行操作的升压电路。振荡电路(10)输出相位不同的振荡时钟(100),以及四相时钟产生电路(20)基于振荡时钟(100)之间的相位差,产生四相时钟(200)。四相时钟传送控制电路(50)根据信号CP_EN来控制是否传送所述四相时钟(200),以及激励电路(60)基于传送的四相时钟,产生一升压电压。四相时钟(200)中包括的时钟之间的延迟时间周期Tos是基于所述振荡时钟(100)之间的相位差来产生的,以及因此总是与振荡时钟(100)的周期(Tosc)成正比例关系。因而,即使周期(Tosc)由于操作条件而改变,以及因此可以唯一地确定电荷传送时间周期(Ttr)。

    电阻变化型非易失性存储装置

    公开(公告)号:CN102918600B

    公开(公告)日:2014-11-19

    申请号:CN201280001064.2

    申请日:2012-05-30

    IPC分类号: G11C13/00

    摘要: 本发明的电阻变化型非易失性存储装置(100)具备配置在多个第一信号线与多个第二信号线之间的交叉点上的多个存储单元(10),多个存储单元(10)分别包括电阻变化元件(1)以及与电阻变化元件(1)串联连接的电流控制元件(2),电阻变化型非易失性存储装置(100)具备写入电路(105)、行选择电路(103)及列选择电路(104),写入电路(105)按以下顺序依次选择块(120),并对所选择的块(120)中包含的多个存储单元(10)进行初始击穿,该顺序为:从配置在与行选择电路(103)及列选择电路(104)中的一方电路远的位置上的块(120)向配置在与上述一方电路近的位置上的块(120)的顺序。