-
公开(公告)号:CN102099863B
公开(公告)日:2014-04-02
申请号:CN201080001956.3
申请日:2010-06-08
申请人: 松下电器产业株式会社
IPC分类号: G11C13/00
CPC分类号: G11C11/5685 , G11C13/0007 , G11C13/0038 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2013/0073 , G11C2013/0083 , G11C2213/56 , G11C2213/79
摘要: 提供一种能够使电阻变化元件的动作窗口最大化的电阻变化元件的适当的写入方法。该写入方法是对根据被施加的电压脉冲的极性而可逆地转变为高电阻状态和低电阻状态的电阻变化型非易失性存储元件的写入方法,包括准备步骤(S50)和写入步骤(S51、S51a、S51b);在准备步骤(S50)中,通过一边对电阻变化元件施加电压逐渐变大的电压脉冲一边测量电阻变化元件的电阻值,决定高电阻化开始的第1电压V1以及电阻值为最大的第2电压V2;在高电阻化步骤(S51a)中,通过对电阻变化元件施加具有第1电压V1以上且第2电压V2以下的电压Vp的电压脉冲,使电阻变化元件从低电阻状态(S52)转变为高电阻状态(S53)。
-
公开(公告)号:CN102077296B
公开(公告)日:2014-04-02
申请号:CN201080001897.X
申请日:2010-06-04
申请人: 松下电器产业株式会社
IPC分类号: G11C13/00
CPC分类号: G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/79 , H01L27/101 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/146
摘要: 提供可以使电阻变化元件的动作窗口最大化的电阻变化元件最适合的成形方法。该成形方法用来使电阻变化元件(100)进行初始化,包含:判断步骤(S35),判断电阻变化元件(100)的电阻值是否比高电阻状态时小;施加步骤(S36),在判断为不小时(S35中的“否”),施加不超过下述电压的电压脉冲(S36),该电压是在成形电压中加上成形余量而得到的;判断步骤(S35)和施加步骤(S36)对于存储器阵列(202)中的全部存储器单元进行重复(S34~S37)。
-
公开(公告)号:CN103003884A
公开(公告)日:2013-03-27
申请号:CN201280001452.0
申请日:2012-07-11
申请人: 松下电器产业株式会社
CPC分类号: G11C13/004 , G11C7/14 , G11C11/1673 , G11C13/0004 , G11C2013/0054 , G11C2213/71 , G11C2213/72 , G11C2213/73 , G11C2213/77
摘要: 本发明提供一种交叉点型非易失性存储装置,能够抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下。交叉点型非易失性存储装置具有:多个位线,与多个字线垂直;由存储单元构成的交叉点单元阵列(1),根据在其立体交差点配置的电信号以可逆的方式在2个以上的状态下使电阻值变化;偏移检测单元阵列(2E),构成为包括偏移检测单元,该偏移检测单元的字线共通,具有比存储单元的高电阻状态下的电阻值高的电阻值;读出电路(读出放大器(7)等),利用在交叉点单元阵列(1)的选择位线中流过的电流判别选择存储单元的电阻状态;以及电流源(6),在读出动作的期间内,对偏移检测单元阵列供给电流。
-
公开(公告)号:CN102640287A
公开(公告)日:2012-08-15
申请号:CN201180004725.2
申请日:2011-11-24
申请人: 松下电器产业株式会社
IPC分类号: H01L27/105 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号: H01L27/101 , G11C13/0007 , G11C13/0026 , G11C13/004 , G11C2213/71 , G11C2213/72 , H01L27/2409 , H01L27/2436 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146
摘要: 提供一种能够以最小间隔来对存储单元阵列的位线和字线进行布线的非易失性存储装置。该非易失性存储装置中,基本阵列面(0~3)分别具有仅将该基本阵列面内的偶数层的位线相互连接的第1通孔群(121~124)、和仅将该基本阵列面内的奇数层的位线相互连接的第2通孔群(131~134),第1基本阵列面内的第1通孔群与在Y方向上与第1基本阵列面邻接的第2基本阵列面内的第2通孔群在Y方向上相互邻接,并且,第1基本阵列面内的第2通孔群与第2基本阵列面内的第1通孔群在Y方向上相互邻接,在将第1基本阵列面的第1通孔群与和第1基本阵列面有关的第1全局线连接时,将第2基本阵列面的第1通孔群与电位被固定了的非选择位线用全局位线(GBL_NS)连接。
-
公开(公告)号:CN102473458A
公开(公告)日:2012-05-23
申请号:CN201180002631.1
申请日:2011-06-02
申请人: 松下电器产业株式会社
CPC分类号: H01L27/101 , G11C13/0007 , G11C13/0023 , G11C13/003 , G11C13/0069 , G11C2013/0073 , G11C2213/71 , G11C2213/76 , H01L27/0688 , H01L27/2418 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146
摘要: 提供用以使各层的特性达到稳定的方式而形成于同一方向的存储器单元构成的多层的交叉点型电阻变化非易失性存储装置。存储器单元(51)形成于形成多层的X方向的位线(53)与Y方向的字线(52)的各交点位置。在对沿Z方向对齐的每个位线组、沿Y方向排列了字线共用的多个垂直阵列面的多层交叉点构造中,共同连接的偶数层的位线通过偶数层位线选择开关元件(57)、而共同连接的奇数层的位线通过奇数层位线选择开关元件(58)来切换控制与全局位线(56)的电连接/不连接。在偶数层位线选择开关(57)以及奇数层位线选择开关元件(58)与全局位线(56)之间构成有将P型电流限制元件(91)和N型电流限制元件(90)并联连接得到的双向电流限制电路(920)。
-
公开(公告)号:CN101878529A
公开(公告)日:2010-11-03
申请号:CN200880118388.8
申请日:2008-11-06
申请人: 松下电器产业株式会社
CPC分类号: H01L27/2409 , G11C13/0002 , G11C2213/71 , G11C2213/72 , H01L27/101 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1683
摘要: 本发明提供一种非易失性存储装置及其制造方法。非易失性存储装置的特征在于,具有:基板(1);第一配线(3);埋入形成在第一通孔(4)中的第一电阻变化元件(5)和第一二极管元件的下部电极(6);与第一配线(3)正交且由依次叠层有第一二极管元件的半导体层(7)、导电层(8)、第二二极管元件的半导体层(10)而成的多个层构成的第二配线(11);埋入形成在第二通孔(13)中的第二电阻变化元件(16)和第二二极管元件的上部电极(14);以及第三配线(17),第二配线(11)的导电层(8)起到作为第一二极管元件(9)的上部电极和第二二极管元件(15)的下部电极的作用。
-
公开(公告)号:CN1677820A
公开(公告)日:2005-10-05
申请号:CN200510062664.1
申请日:2005-03-31
申请人: 松下电器产业株式会社
IPC分类号: H02M3/07
CPC分类号: H02M3/073 , H02M2003/075 , H02M2003/077
摘要: 本发明公开了一种基于多相时钟进行操作的升压电路。振荡电路(10)输出相位不同的振荡时钟(100),以及四相时钟产生电路(20)基于振荡时钟(100)之间的相位差,产生四相时钟(200)。四相时钟传送控制电路(50)根据信号CP_EN来控制是否传送所述四相时钟(200),以及激励电路(60)基于传送的四相时钟,产生一升压电压。四相时钟(200)中包括的时钟之间的延迟时间周期Tos是基于所述振荡时钟(100)之间的相位差来产生的,以及因此总是与振荡时钟(100)的周期(Tosc)成正比例关系。因而,即使周期(Tosc)由于操作条件而改变,以及因此可以唯一地确定电荷传送时间周期(Ttr)。
-
公开(公告)号:CN103282965B
公开(公告)日:2015-05-06
申请号:CN201280004338.3
申请日:2012-11-15
申请人: 松下电器产业株式会社
IPC分类号: G11C13/00
CPC分类号: G11C13/003 , G11C13/00 , G11C13/0007 , G11C2213/71 , G11C2213/72 , H01L27/101 , H01L27/2409 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146
摘要: 一种电阻变化型非易失性存储装置,具有:多层位线(BL);在多层位线(BL)的层间分别形成的多层字线(WL);存储单元阵列,具有在多层位线(BL)与多层字线(WL)的交点上分别形成的多个存储单元(MC),由多个基本阵列面构成;与多个基本阵列面分别对应设置的全局位线(GBL);与多个基本阵列面分别对应设置的第1选择开关元件以及第2选择开关元件的组;在不同的基本阵列面间,连续访问与相同字线连接的存储单元,不改变向字线以及位线施加的电压,以使流过存储单元的电流的朝向相同的方式选择存储单元。
-
公开(公告)号:CN102918600B
公开(公告)日:2014-11-19
申请号:CN201280001064.2
申请日:2012-05-30
申请人: 松下电器产业株式会社
IPC分类号: G11C13/00
CPC分类号: G11C13/0069 , G11C13/0007 , G11C2013/0083 , G11C2213/32 , G11C2213/72
摘要: 本发明的电阻变化型非易失性存储装置(100)具备配置在多个第一信号线与多个第二信号线之间的交叉点上的多个存储单元(10),多个存储单元(10)分别包括电阻变化元件(1)以及与电阻变化元件(1)串联连接的电流控制元件(2),电阻变化型非易失性存储装置(100)具备写入电路(105)、行选择电路(103)及列选择电路(104),写入电路(105)按以下顺序依次选择块(120),并对所选择的块(120)中包含的多个存储单元(10)进行初始击穿,该顺序为:从配置在与行选择电路(103)及列选择电路(104)中的一方电路远的位置上的块(120)向配置在与上述一方电路近的位置上的块(120)的顺序。
-
公开(公告)号:CN102834872A
公开(公告)日:2012-12-19
申请号:CN201180017639.5
申请日:2011-09-07
申请人: 松下电器产业株式会社
CPC分类号: G11C13/0007 , G11C13/00 , G11C13/003 , G11C29/50008 , G11C2213/15
摘要: 本发明提供一种能够检测使用了电流控制元件的存储单元阵列的故障存储单元的电阻变化型非易失性存储装置的检查方法及电阻变化型非易失性存储装置。具备存储单元阵列(202)、存储单元选择电路(203、204)和读出电路(206)的电阻变化型非易失性存储装置(200)的检查方法,包括以下步骤:当基于第2电压读出存储单元的电阻状态时,若电阻变化元件(R11)是低电阻状态且电流控制元件(D11)中流过规定值以上的电流,则判定为电流控制元件(D11)具有短路异常的步骤;当基于第1电压读出存储单元的电阻状态时,判定电阻变化元件(R11)的状态是低电阻状态还是高电阻状态的步骤。
-
-
-
-
-
-
-
-
-