-
公开(公告)号：CN102054839A
公开(公告)日：2011-05-11
申请号：CN200910197839.8
申请日：2009-10-28
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L27/088 , H01L23/522 , H01L21/8234 , H01L21/336 , H01L21/265 , H01L21/768
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种MOS场效应晶体管结构及其制备方法，用于改善热载流子注入可靠性，在MOS器件结构及制备过程中，大角度中剂量的轻掺杂漏注入降低了热载流子注入的几率，第一金属层刻蚀形成金属互连引线后，采用富硅二氧化硅代替传统的普通二氧化硅，使得该层内硅多余的悬挂键实现硅与其它原子(如H)的结合，从而使沟道内的硅与其它原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，最大程度的提高MOS器件的跨导寿命，改善热载流子注入可靠性，并使得MOS器件的电流驱动能力得到了保证，与此同时，本发明提供的MOS场效应晶体管结构的制备方法完全采用常规工艺手段实现，具有良好的工艺宽容度，一定程度上提高了产品的良率。
-
公开(公告)号：CN103296081B
公开(公告)日：2016-05-11
申请号：CN201210043445.9
申请日：2012-02-24
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/40
CPC classification number: H01L29/402 , H01L29/42368 , H01L29/7835
Abstract: 本发明提供一种横向双扩散金属氧化物半导体场效应晶体管（LDMOS），属于半导体功率器件技术领域。该LDMOS包括：源区、栅介质层、漏区、漂移区、场氧化层、栅极以及独立设置在场氧化层之上的用于提高LDMOS的崩溃电压的场区辅助电极；栅极包括对应设置在栅介质层之上的第一部分和从所述第一部分延伸至部分所述场氧化层之上的第二部分；第二部分栅极的长度被从预定长度值缩短，如果第二部分栅极的长度被设置为预定长度值时，LDMOS的崩溃电压能够基本达到最大崩溃电压值。该LDMOS栅-漏电容Cgd小，开关速度快，并且，崩溃电压高，直流输出特性好。
-
公开(公告)号：CN102386121B
公开(公告)日：2014-11-05
申请号：CN201010268643.6
申请日：2010-09-01
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
CPC classification number: H01L21/265 , H01L21/26513 , H01L21/74 , H01L29/02 , H01L29/0821
Abstract: 本发明实施例公开了一种半导体器件和半导体埋层的制造方法，该方法包括：提供基底，所述基底包括第一氧化层；以具有第一埋层区图案的光刻胶层为掩膜，在所述基底表面内形成第一埋层区，所述第一埋层区与基底的其他区域具有不同的掺杂状态；在具有第一埋层区的基底表面上形成第二氧化层；以所述第二氧化层为掩膜在所述基底表面内采用自对准工艺形成第二埋层区。本发明公开的方法既降低了埋层工艺流程复杂度，减少了工艺成本，又降低了出现晶格缺陷的几率。
-
公开(公告)号：CN102074474B
公开(公告)日：2013-07-10
申请号：CN200910189541.2
申请日：2009-11-24
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/331 , H01L21/8238 , H01L21/28
Abstract: 本发明涉及一种双极晶体管的制造方法，包括：形成CMOS栅极，在所述栅极上低压沉积正硅酸乙酯层，进行侧墙软腐蚀工艺，对所述正硅酸乙酯层进行蚀刻并修复蚀刻造成的硅片表面缺陷，形成CMOS源漏极。本发明对形成侧墙的膜层进行蚀刻并修复蚀刻造成的硅片表面缺陷，增大了电流工作区间，从而很大程度的改善了垂直NPN双极晶体管的电流增益。
-
公开(公告)号：CN103117251A
公开(公告)日：2013-05-22
申请号：CN201110363052.1
申请日：2011-11-16
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/8238
CPC classification number: H01L21/823814 , H01L21/823871 , H01L21/823892 , H01L27/0928
Abstract: 本发明提供一种CMOS场效应管的制备方法，属于半导体制造技术领域。所述方法包括步骤：提供形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片；通过第一光刻胶掩膜刻蚀所述多晶硅层形成CMOS的NMOS/PMOS的栅端、并以该第一光刻胶掩膜构图掺杂形成CMOS的NMOS/PMOS的源端和漏端；通过第二光刻胶掩膜刻蚀所述多晶硅层形成CMOS的PMOS/NMOS的栅端、并以该第二光刻胶掩膜构图掺杂形成CMOS的PMOS/NMOS的源端和漏端。该方法可以省去一个光刻步骤以及相应的光刻版，工艺过程相对简单，成本更低，并缩短了工艺时间，提高了生产效率。
-
Patent Agency Ranking
公开(公告)号：CN102737970A
公开(公告)日：2012-10-17
申请号：CN201110081949.5
申请日：2011-04-01
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/28 , H01L21/265 , H01L29/49 , H01L29/06
Abstract: 本发明实施例公开了一种半导体器件及其栅介质层制造方法，该方法包括：提供基底，所述基底包括埋层、外延层、有源区；以具有下沉区图案的光刻胶层为掩膜，在所述基底表面内形成下沉区，所述下沉区与所述基底的其它区域具有不同的掺杂状态；采用湿氧工艺在基底表面上形成介质氧化层，所述介质氧化层覆盖于下沉区的部分为电容介质层，覆盖于有源区的部分为栅介质层。本发明利用在杂质浓度不同的区域，热氧化速度也不同的原理，使形成的覆盖于下沉区的电容介质层厚度大于栅介质层的厚度，从而减少了一次定义栅介质层区域的光刻过程，进而简化了工艺流程，降低了工艺成本，工艺复杂度降低了，器件的生产速度必然得到了提高。
-
公开(公告)号：CN102723354A
公开(公告)日：2012-10-10
申请号：CN201110078690.9
申请日：2011-03-30
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明实施例公开了一种高压功率LDMOS器件及其制造方法。所述高压功率LDMOS器件，包括：基底；位于基底内的埋层区及漂移区，所述埋层区包括主埋层区和副埋层区，所述副埋层区位于漂移区靠近源端底部且与所述漂移区相连通。本发明所提供的高压功率LDMOS器件，由于在漂移区靠近源端底部存在与漂移区相连通的副埋层区，而副埋层区与漂移区的掺杂类型相反，故所述副埋层区的存在可有助于实现Qn与Qp电荷的平衡，从而有利于提高器件击穿电压的稳定性。
-
公开(公告)号：CN102723353A
公开(公告)日：2012-10-10
申请号：CN201110078650.4
申请日：2011-03-30
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明实施例公开了一种高压功率LDMOS器件及其制造方法。所述高压功率LDMOS器件包括：基底；位于基底内的渐变漂移区，所述渐变漂移区包括掺杂类型相同的漏端阱区和源端阱区，所述漏端阱区和源端阱区相连通，且所述漏端阱区的深度大于源端阱区的深度；位于所述渐变漂移区上的场氧化层。本发明所提供的高压功率LDMOS器件及其制造方法，具有工艺简单、成本较低的优点；且工艺过程容易控制，可使器件的击穿电压和导通电阻等关键参数保持较好的稳定性。
-
公开(公告)号：CN102386121A
公开(公告)日：2012-03-21
申请号：CN201010268643.6
申请日：2010-09-01
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
CPC classification number: H01L21/265 , H01L21/26513 , H01L21/74 , H01L29/02 , H01L29/0821
Abstract: 本发明实施例公开了一种半导体器件和半导体埋层的制造方法，该方法包括：提供基底，所述基底包括第一氧化层；以具有第一埋层区图案的光刻胶层为掩膜，在所述基底表面内形成第一埋层区，所述第一埋层区与基底的其他区域具有不同的掺杂状态；在具有第一埋层区的基底表面上形成第二氧化层；以所述第二氧化层为掩膜在所述基底表面内采用自对准工艺形成第二埋层区。本发明公开的方法既降低了埋层工艺流程复杂度，减少了工艺成本，又降低了出现晶格缺陷的几率。
-
公开(公告)号：CN102237293A
公开(公告)日：2011-11-09
申请号：CN201010155681.0
申请日：2010-04-23
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/762 , H01L29/78
Abstract: 本发明提供了一种半导体器件及其制造方法，其中制造方法包括步骤：提供半导体衬底，所述半导体衬底包括位于半导体衬底表面的硬掩膜层，所述半导体衬底包括第一区域和第二区域；去除第一区域半导体衬底表面的硬掩膜层；向第一区域注入杂质离子；在第一区域的半导体衬底上生长第一氧化硅层；去除第二区域半导体衬底表面的硬掩膜层；在具有第一氧化硅层的第一区域上及第二区域的半导体衬底上生长第二氧化硅层，从而提高高压器件的耐压效果。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.026 seconds)
