-
公开(公告)号：CN116349006A
公开(公告)日：2023-06-27
申请号：CN202180072875.0
申请日：2021-12-08
Applicant: 富士电机株式会社
IPC: H01L21/8234
Abstract: 本发明提供一种半导体装置，具备晶体管部，所述半导体装置具备：第一导电型的漂移区，其设置于半导体基板；多个沟槽部，其从半导体基板的正面延伸至漂移区；第一导电型的发射区，其设置为在半导体基板的正面，从多个沟槽部中的沟槽部延伸至相邻的沟槽部，并且掺杂浓度高于漂移区的掺杂浓度；以及第二导电型的沟槽底部，其设置于沟槽部的下端，晶体管部在俯视时具有不设置沟槽底部的电子通过区。
-
公开(公告)号：CN116348995A
公开(公告)日：2023-06-27
申请号：CN202280007098.6
申请日：2022-05-18
Applicant: 富士电机株式会社
IPC: H01L21/336
Abstract: 本发明提供一种半导体装置(100)，其具备：第一导电型的发射区(12)，其与栅极沟槽部(40)接触；第二导电型的接触区(15)，其在栅极沟槽部的长度方向上与发射区交替地配置；第一沟槽接触部(54‑1)，其设置到接触区的内部；第二沟槽接触部(54‑2)，其设置到发射区的内部；第二导电型的第一插塞部(201)，其被设置为与第一沟槽接触部的下端接触，且浓度比基区的浓度高；以及第二导电型的第二插塞部(202)，其被设置为与第二沟槽接触部的下端接触，并设置到比第一插塞部更靠下表面侧的位置，且浓度比基区的浓度高。
-
公开(公告)号：CN114503280A
公开(公告)日：2022-05-13
申请号：CN202180005621.7
申请日：2021-03-08
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/417 , H01L21/331
Abstract: 提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第二导电型的基区，其设置于漂移区的上方；第一导电型的发射区，其设置于基区的上方；多个沟槽部，其在半导体基板的正面侧沿预先确定的排列方向排列；沟槽接触部，其在多个沟槽部中的相邻的两个沟槽部之间，设置于半导体基板的正面侧；以及第二导电型的接触层，其设置于沟槽接触部的下方，且掺杂浓度比基区的掺杂浓度高，沟槽接触部的下端比发射区的下端深，在沟槽接触部的侧壁，发射区与接触层接触。
-
公开(公告)号：CN111684604A
公开(公告)日：2020-09-18
申请号：CN201980011408.X
申请日：2019-07-01
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/8234 , H01L27/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 在IGBT等中提高导通时的空穴的抽出性。提供一种半导体装置，其具备设置有晶体管部的半导体基板，晶体管部中的半导体基板具备：第一导电型的漂移区、设置于漂移区与半导体基板的上表面之间且掺杂浓度高于漂移区的第一导电型的积累区、设置于半导体基板的下表面与漂移区之间的第二导电型的集电区、以及从半导体基板的上表面起设置到比积累区深的位置并在半导体基板的上表面沿预先设定的延伸方向延伸而设置且沿与延伸方向正交的排列方向排列的多个栅极沟槽部和多个虚设沟槽部，晶体管部具有包括栅极沟槽部的第一区域和在排列方向上的单位长度内配置的虚设沟槽部的数量比第一区域多的第二区域。
-
公开(公告)号：CN119092536A
公开(公告)日：2024-12-06
申请号：CN202410480366.7
申请日：2024-04-22
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/423
Abstract: 本发明提供一种半导体装置，所述半导体装置具备：有源部、设置于半导体基板的第一导电型的漂移区、设置于所述漂移区的上方的第二导电型的基区、设置于所述半导体基板的上方的栅极焊盘、设置于所述半导体基板的上方的发射电极、在所述有源部中设置于所述半导体基板的正面的栅极沟槽部、以及用于将所述栅极焊盘与所述栅极沟槽部连接的栅极布线部，所述栅极布线部具有沿预先确定的方向延伸的第一栅极沟槽布线部、以及沿与所述第一栅极沟槽布线部不同的方向延伸并与所述第一栅极沟槽布线部在交叉部交叉的第二栅极沟槽布线部，所述发射电极设置于所述交叉部的上方。
-
Patent Agency Ranking
公开(公告)号：CN116613202A
公开(公告)日：2023-08-18
申请号：CN202211675712.4
申请日：2022-12-26
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/423
Abstract: 提供一种半导体装置，降低半导体装置的导通损耗。与栅极沟槽部接触的两个台面部中的一个台面部是掺杂浓度高于漂移区的掺杂浓度的第一导电型的发射区与栅极沟槽部接触地配置的有源台面部，与栅极沟槽部接触的两个台面部中的另一个台面部是不具有发射区的虚设台面部，虚设台面部与发射电极之间的电阻即虚设接触电阻是有源台面部与发射电极之间的电阻即有源接触电阻的1000倍以上。
-
公开(公告)号：CN115443541A
公开(公告)日：2022-12-06
申请号：CN202180030568.6
申请日：2021-11-15
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/78 , H01L29/06 , H01L29/861 , H01L29/868
Abstract: 本发明提供一种半导体装置，其具备：缓冲区，其掺杂浓度比体施主浓度高；第一低浓度氢峰，其配置于缓冲区；第二低浓度氢峰，其在缓冲区配置在比第一低浓度氢峰更靠近下表面的位置；高浓度氢峰，其在缓冲区配置在比第二低浓度氢峰更靠近下表面的位置，并且氢化学浓度比所述第二低浓度氢峰高；平坦区，其包括第一低浓度氢峰与第二低浓度氢峰之间的区域、以及设置有第二低浓度氢峰的区域，所述平坦区的掺杂浓度高于体施主浓度，并且掺杂浓度的平均值是第二低浓度氢峰与高浓度氢峰之间的掺杂浓度的极小值以下。
-
公开(公告)号：CN113519062A
公开(公告)日：2021-10-19
申请号：CN202080017821.X
申请日：2020-08-31
Applicant: 富士电机株式会社
IPC: H01L29/06 , H01L29/739
Abstract: 提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第二导电型的基区，其设置于漂移区的上方；第一导电型的蓄积区，其设置于基区与漂移区之间，且掺杂浓度比漂移区的掺杂浓度高；以及电场缓和区，其设置于基区与蓄积区之间，且掺杂浓度比蓄积区的掺杂浓度的峰低，电场缓和区与蓄积区之间的边界为蓄积区的峰的半值位置，电场缓和区的积分浓度为5E14cm‑2以上且5E15cm‑2以下。
-
公开(公告)号：CN113316852A
公开(公告)日：2021-08-27
申请号：CN202080007233.8
申请日：2020-05-25
Applicant: 富士电机株式会社
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L29/423 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331
Abstract: 本发明提供一种半导体装置，具备与栅电极电连接的多个栅极沟槽部、以及与发射电极电连接的多个虚设沟槽部，所述半导体装置具备：第一沟槽组，其包括一个栅极沟槽部、以及与所述栅极沟槽部相邻并且彼此相邻的两个虚设沟槽部；以及第二沟槽组，其包括彼此相邻的两个栅极沟槽部。
-
公开(公告)号：CN112470288A
公开(公告)日：2021-03-09
申请号：CN201980049420.X
申请日：2019-12-03
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/8234 , H01L21/8249 , H01L27/06 , H01L29/78
Abstract: 在半导体装置中，优选雪崩耐量高。提供一种半导体装置，具备：半导体基板；晶体管部，其在与半导体基板的上表面接触的区域具有发射区；二极管部，其在与半导体基板的下表面接触的区域具有阴极区并且在除阴极区以外的区域具有第二导电型的重叠区，并且在半导体基板的上表面在预定的排列方向上与晶体管部并列地配置；以及层间绝缘膜，其设置于半导体基板与发射电极之间并设置有用于将发射电极与二极管部连接的接触孔，重叠区以第一长度设置在发射区的端部与阴极区的端部之间，重叠区以第二长度设置在接触孔的端部与阴极区的端部之间，第一长度大于第二长度。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.031 seconds)
