-
公开(公告)号:CN110913604A
公开(公告)日:2020-03-24
申请号:CN201910700405.9
申请日:2019-07-31
Applicant: 富士电机株式会社
Abstract: 一种半导体装置、半导体装置的制造方法,确保端子引脚与用于插入端子引脚的连接构件的密合性。半导体装置(1)具备:绝缘电路基板(2),其是在绝缘基板(20)的一个面上形成金属层(21)而成的;筒状的连接构件(5),其借助接合材料(50)来与金属层接合;端子引脚(4),其被插入到连接构件;以及筒状的增强构件(6),其配置在连接构件的外周。增强构件由比连接构件硬的材料形成。
-
公开(公告)号:CN104251872B
公开(公告)日:2018-06-15
申请号:CN201410260649.7
申请日:2014-06-12
Applicant: 富士电机株式会社
IPC: G01N25/20
CPC classification number: H01L23/34 , G01R31/2619 , G01R31/2628 , H01L23/3735 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及热阻测量方法及热阻测量装置。目的在于提高热阻测量的精度。在热阻测量方法中,基于半导体元件中流过不会导致其发热的程度的固定电流时的第1电极与第2电极之间的不发热时电压的温度系数,来测量对应于第1电极与第2电极之间施加的电压而有电流从第3电极流向第2电极的半导体元件的元件温度(步骤S2、S5)。此外,在热阻测量方法中,使半导体元件的第1电极与第2电极之间施加的电压固定,第3电极中流过会导致半导体元件发热的固定电流,基于会导致半导体元件发热的电流、半导体元件发热时的第3电极与第2电极之间的发热时电压来测量功率(步骤S3、S4)。
-
公开(公告)号:CN104251872A
公开(公告)日:2014-12-31
申请号:CN201410260649.7
申请日:2014-06-12
Applicant: 富士电机株式会社
IPC: G01N25/20
CPC classification number: H01L23/34 , G01R31/2619 , G01R31/2628 , H01L23/3735 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及热阻测量方法及热阻测量装置。目的在于提高热阻测量的精度。在热阻测量方法中,基于半导体元件中流过不会导致其发热的程度的固定电流时的第1电极与第2电极之间的不发热时电压的温度系数,来测量对应于第1电极与第2电极之间施加的电压而有电流从第3电极流向第2电极的半导体元件的元件温度(步骤S2、S5)。此外,在热阻测量方法中,使半导体元件的第1电极与第2电极之间施加的电压固定,第3电极中流过会导致半导体元件发热的固定电流,基于会导致半导体元件发热的电流、半导体元件发热时的第3电极与第2电极之间的发热时电压来测量功率(步骤S3、S4)。
-
公开(公告)号:CN119965184A
公开(公告)日:2025-05-09
申请号:CN202411483637.0
申请日:2024-10-23
Applicant: 富士电机株式会社
IPC: H01L23/495 , H01L23/31 , H01L23/29 , H01L21/56 , H01L21/60
Abstract: 本发明提供一种半导体模块及半导体模块的制造方法,能够降低施加于电极的热应力,降低电极的形变,提高可靠性。半导体模块具备:搭载有半导体元件(1)的层叠基板(5)、与半导体元件(1)电连接的引线框(10)、以及将包含半导体元件(1)、引线框(10)和层叠基板(5)的被密封部件密封的密封树脂(8)。引线框(10)在与半导体元件(1)接合的接合部(31)的上表面设置有多个凹部(23)。
-
公开(公告)号:CN119181686A
公开(公告)日:2024-12-24
申请号:CN202410533682.6
申请日:2024-04-30
Applicant: 富士电机株式会社
Inventor: 日向裕一朗
IPC: H01L23/498 , H01L23/29
Abstract: 提供一种半导体装置,在配置成多个外部端子彼此平行地相向的结构中,能够小型化。半导体装置具备:绝缘电路基板(1);半导体芯片(4a、4b、4e、4f),其设置于绝缘电路基板的上表面侧;密封树脂(7),其将半导体芯片密封;第一外部端子(24),其与半导体芯片电连接,该第一外部端子从密封树脂的第一侧面露出;第二外部端子(22),其与半导体芯片电连接,该第二外部端子具有比第一外部端子靠上侧且与第一外部端子平行地相向的部分,该第二外部端子从密封树脂的上表面露出;以及第一绝缘构件(62),其设置于第一外部端子与第二外部端子之间。
-
公开(公告)号:CN118676097A
公开(公告)日:2024-09-20
申请号:CN202410133865.9
申请日:2024-01-31
Applicant: 富士电机株式会社
IPC: H01L23/492
Abstract: 提供一种半导体装置。半导体装置具备:半导体芯片;键合线,其与设置于所述半导体芯片的电极电连接;以及连接用基板,其与所述半导体芯片的所述电极接合,其中,所述连接用基板的热膨胀系数与所述键合线的热膨胀系数相同,或者,所述连接用基板的热膨胀系数是所述键合线的热膨胀系数以下且第一热膨胀系数以上的范围内的值,所述第一热膨胀系数与所述键合线的热膨胀系数之差为规定值,所述键合线与所述连接用基板接合,通过所述连接用基板来与所述电极导通。
-
公开(公告)号:CN117637627A
公开(公告)日:2024-03-01
申请号:CN202310760748.0
申请日:2023-06-26
Applicant: 富士电机株式会社
Abstract: 本发明提供抑制密封部件的紧贴力降低的半导体装置和半导体装置的制造方法。半导体装置包括密封部件(80),其被填充于布线板(23a2、23a3)的正面而将布线板(23a2、23a3)的正面和半导体芯片(41a)密封。并且,在布线板(23a2、23a3)和半导体芯片(41a)的与密封部件(80)相对的表面设置有粘接层(81),该粘接层(81)至少层叠有两层粘接膜。由此,密封部件(80)能够介由粘接层(81)将半导体芯片(41a)和布线板(23a2、23a3)可靠地密封,能够抑制剥离的发生和进展。
-
公开(公告)号:CN112242374A
公开(公告)日:2021-01-19
申请号:CN202010136503.7
申请日:2020-03-02
Applicant: 富士电机株式会社
IPC: H01L23/498 , H01L21/48
Abstract: 本发明提供一种能够减小外部连接端子的连接位置的偏移并且能够确保可靠性的半导体装置和半导体装置的制造方法。该半导体装置包括:绝缘电路基板,其包括彼此分开地配置的导体层和分别设于导体层上的多个接合材料;布线基板,其具有面对导体层的相对面,并且具有与多个接合材料各自的位置相对应的多个贯通孔;多个中空构件,它们均具备筒部和凸缘部,该凸缘部设于筒部的一端,具有与筒部共通的空洞部,筒部分别被压入于多个贯通孔,筒部的另一端通过多个接合材料与导体层接合;以及多个外部连接端子,它们插入于多个中空构件各自的空洞,与导体层接合。筒部以凸缘部与布线基板的与相对面相反那一侧的上表面接触的方式分别插入于多个贯通孔。
-
-
-
-
-
-
-
-