Patent search ap:("富士电机株式会社") AND inv:"大崎滉二" Page 1

1.

发明公开
半导体装置和半导体装置的制造方法审中-实审

公开(公告)号：CN117637627A

公开(公告)日：2024-03-01

申请号：CN202310760748.0

申请日：2023-06-26

Applicant: 富士电机株式会社

Inventor： 大崎滉二 , 日向裕一朗

IPC: H01L23/31 , H01L21/56

Abstract: 本发明提供抑制密封部件的紧贴力降低的半导体装置和半导体装置的制造方法。半导体装置包括密封部件(80)，其被填充于布线板(23a2、23a3)的正面而将布线板(23a2、23a3)的正面和半导体芯片(41a)密封。并且，在布线板(23a2、23a3)和半导体芯片(41a)的与密封部件(80)相对的表面设置有粘接层(81)，该粘接层(81)至少层叠有两层粘接膜。由此，密封部件(80)能够介由粘接层(81)将半导体芯片(41a)和布线板(23a2、23a3)可靠地密封，能够抑制剥离的发生和进展。

Patent Agency Ranking