-
公开(公告)号：CN113793834B
公开(公告)日：2024-05-24
申请号：CN202011628053.X
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件及其形成方法。一种方法包括：形成金属性特征；在金属性特征之上形成蚀刻停止层；用掺杂剂注入金属性特征；在蚀刻停止层之上形成电介质层；执行第一蚀刻工艺以蚀刻电介质层和蚀刻停止层，以形成第一开口；执行第二蚀刻工艺以蚀刻金属性特征，并在金属性特征中形成第二开口，其中第二开口与第一开口接合；以及用金属性材料填充第一开口和第二开口以形成接触插塞。
-
公开(公告)号：CN113793834A
公开(公告)日：2021-12-14
申请号：CN202011628053.X
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件及其形成方法。一种方法包括：形成金属性特征；在金属性特征之上形成蚀刻停止层；用掺杂剂注入金属性特征；在蚀刻停止层之上形成电介质层；执行第一蚀刻工艺以蚀刻电介质层和蚀刻停止层，以形成第一开口；执行第二蚀刻工艺以蚀刻金属性特征，并在金属性特征中形成第二开口，其中第二开口与第一开口接合；以及用金属性材料填充第一开口和第二开口以形成接触插塞。
-
公开(公告)号：CN110556360B
公开(公告)日：2021-09-24
申请号：CN201910211336.5
申请日：2019-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L21/768
Abstract: 本发明提供了用于在不使用粘合层或阻挡层的情况下在介电层中形成导电部件的方法以及由其形成的器件。在一些实施例中，结构包括位于衬底上方的介电层以及设置为穿过介电层的导电部件。介电层具有靠近衬底的下表面和远离衬底的顶面。导电部件与介电层直接接触，并且介电层包括注入物质。介电层中的注入物质的浓度在介电层的顶面附近具有峰值浓度，并且注入物质的浓度在朝向介电层的下表面的方向上从峰值浓度降低。本发明的实施例还涉及使用注入防止金属损失。
-
公开(公告)号：CN112510038A
公开(公告)日：2021-03-16
申请号：CN202010825708.6
申请日：2020-08-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8238
Abstract: 一种半导体结构，包括：源极/漏极部件，设置于半导体层中、金属栅极堆叠，设置于第一层间介电层中并邻近源极/漏极部件、第二层间介电层，设置于金属栅极堆叠上方、以及源极/漏极接触件，设置于源极/漏极部件上方。所述半导体结构还包括气隙，设置于源极/漏极接触件的底部的侧壁与第一层间介电层之间，其中源极/漏极接触件的顶部的侧壁与第二层间介电层直接接触。
-
公开(公告)号：CN110556360A
公开(公告)日：2019-12-10
申请号：CN201910211336.5
申请日：2019-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L21/768
Abstract: 本发明提供了用于在不使用粘合层或阻挡层的情况下在介电层中形成导电部件的方法以及由其形成的器件。在一些实施例中，结构包括位于衬底上方的介电层以及设置为穿过介电层的导电部件。介电层具有靠近衬底的下表面和远离衬底的顶面。导电部件与介电层直接接触，并且介电层包括注入物质。介电层中的注入物质的浓度在介电层的顶面附近具有峰值浓度，并且注入物质的浓度在朝向介电层的下表面的方向上从峰值浓度降低。本发明的实施例还涉及使用注入防止金属损失。
-
Patent Agency Ranking
公开(公告)号：CN110544720A
公开(公告)日：2019-12-06
申请号：CN201910385287.7
申请日：2019-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/78 , H01L21/324 , H01L21/265
Abstract: 本公开涉及一种半导体制程的方法。此处所述的实施例一般关于形成超浅接面于p型源极/漏极区中，且超浅接面具有高掺质浓度与低接点电阻。在一实施例中，方法包括形成源极/漏极区于基板上的主动区中，且源极/漏极区包含锗；进行采用镓的离子布植制程，以形成非晶区于源极/漏极区中；进行采用掺质的离子布植制程至非晶区中；以及对非晶区进行热制程。
-
公开(公告)号：CN113161320B
公开(公告)日：2025-04-29
申请号：CN202110384428.0
申请日：2021-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本公开涉及半导体器件及其形成方法。一种半导体器件包括：第一电介质层，设置在衬底和导电特征之上；掺杂电介质层，设置在第一电介质层之上；第一金属部分，设置在第一电介质层中并与导电特征接触；以及掺杂金属部分，设置在第一金属部分之上。第一金属部分和掺杂金属部分包括相同的贵金属材料。掺杂电介质层和掺杂金属部分包括相同的掺杂剂。掺杂剂被键合到该贵金属材料。
-
公开(公告)号：CN115206787A
公开(公告)日：2022-10-18
申请号：CN202210474737.1
申请日：2022-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/265 , H01L21/768
Abstract: 本公开提供制造半导体装置的方法。方法包括将中性元素布植进介电层、蚀刻停止层和金属特征，其中介电层设置在蚀刻停止层上方，且金属特征设置穿过介电层和蚀刻停止层。方法进一步包括使用锗气体作为中性元素的来源，且使用高于6.75mA的射束电流布植中性元素。
-
公开(公告)号：CN114520188A
公开(公告)日：2022-05-20
申请号：CN202110304424.7
申请日：2021-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/265 , H01L29/78
Abstract: 本申请涉及通过注入减小导电特征之间的间隔。一种方法包括在源极/漏极区域之上形成第一电介质层，以及在源极/漏极区域之上形成源极/漏极接触插塞并将该源极/漏极接触插塞电连接至源极/漏极区域。源极/漏极接触插塞的顶部具有第一横向尺寸。执行注入工艺以将掺杂剂注入到第一电介质层中。该注入工艺使得源极/漏极接触插塞具有小于第一横向尺寸的第二横向尺寸。该方法还包括在蚀刻停止层之上形成第二电介质层，以及形成与源极/漏极接触插塞相邻的栅极接触插塞。
-
公开(公告)号：CN113161320A
公开(公告)日：2021-07-23
申请号：CN202110384428.0
申请日：2021-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本公开涉及半导体器件及其形成方法。一种半导体器件包括：第一电介质层，设置在衬底和导电特征之上；掺杂电介质层，设置在第一电介质层之上；第一金属部分，设置在第一电介质层中并与导电特征接触；以及掺杂金属部分，设置在第一金属部分之上。第一金属部分和掺杂金属部分包括相同的贵金属材料。掺杂电介质层和掺杂金属部分包括相同的掺杂剂。掺杂剂被键合到该贵金属材料。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.029 seconds)
