公开(公告)号：CN102157189A

公开(公告)日：2011-08-17

申请号：CN201010565591.9

申请日：2010-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈旭顺 ,  李政宏 ,  陆崇基 ,  郑宏正 ,  吴重毅 ,  邱志杰

IPC: G11C7/12 ,  G11C7/06

CPC classification number: G11C7/1048 ,  G11C5/14

Abstract: 本发明是有关于一种多电源域设计的电路、方法与存储阵列的设计方法，在与存储阵列相关的实施例中，感应放大器使用第一供应电源，例如电压VDDA，而其它的电路，例如：信号输出逻辑，使用第二供应电源，例如电压VDDB。各种的实施例将感应放大器和一对转移装置设置在区域输入/输出装置列中，并将电压保持器设置在同一存储阵列的主输入/输出部分中。在适当的时候，感应放大器、转移装置和电压保持器一起运作，如此由电压VDDB所提供的电路的数据位准可相等于电压VDDA所提供的电路的数据位准。

公开(公告)号：CN104050994A

公开(公告)日：2014-09-17

申请号：CN201310241750.3

申请日：2013-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨荣平 ,  黄家恩 ,  吴福安 ,  邱志杰 ,  李政宏

IPC: G11C7/06

CPC classification number: G11C7/065 ,  G06F17/5063 ,  G06F17/5081 ,  G11C7/1048 ,  G11C7/12 ,  G11C11/419

Abstract: 用于存储器件的读出放大器包括：第一节点和第二节点、输入器件和输出器件。存储器件包括第一位线和第二位线以及连接至位线的至少一个存储单元。第一节点和第二节点分别连接至第一位线和第二位线。输入器件连接至第一节点和第二节点，响应于从存储单元读出的第一数据，生成朝向预定电压拉动第一节点的第一电流，并且响应于从存储单元读出的第二数据，生成朝向预定电压拉动第二节点的第二电流。输出器件连接至第一节点，以输出从存储单元读出的第一数据或第二数据。第一电流大于第二电流。本发明还提供了非对称读出放大器、存储器件及设计方法。

公开(公告)号：CN102157189B

公开(公告)日：2014-02-05

申请号：CN201010565591.9

申请日：2010-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈旭顺 ,  李政宏 ,  陆崇基 ,  郑宏正 ,  吴重毅 ,  邱志杰

IPC: G11C7/12 ,  G11C7/06

CPC classification number: G11C7/1048 ,  G11C5/14

Abstract: 本发明是有关于一种多电源域设计的电路、方法与存储阵列的设计方法，在与存储阵列相关的实施例中，感应放大器使用第一供应电源，例如电压VDDA，而其它的电路，例如：信号输出逻辑，使用第二供应电源，例如电压VDDB。各种的实施例将感应放大器和一对转移装置设置在区域输入/输出装置列中，并将电压保持器设置在同一存储阵列的主输入/输出部分中。在适当的时候，感应放大器、转移装置和电压保持器一起运作，如此由电压VDDB所提供的电路的数据位准可相等于电压VDDA所提供的电路的数据位准。

公开(公告)号：CN103247332A

公开(公告)日：2013-08-14

申请号：CN201210384824.4

申请日：2012-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨荣平 ,  郑宏正 ,  邱志杰 ,  黄家恩 ,  李政宏

IPC: G11C11/4063 ,  G11C11/413

CPC classification number: G11C11/4094 ,  G11C11/419

Abstract: 一种存储器包括第一位线、耦合至第一位线的存储单元和耦合至第一位线的读辅助器件。读辅助器件被配置成响应于从存储单元读出的第一数据将第一位线上的第一电压拉向预定电压。读辅助器件包括配置成在第一阶段期间在第一位线与预定电压的节点之间建立第一电流路径的第一电路。读辅助器件还包括配置成在第二后续阶段期间在第一位线与预定电压的节点之间建立第二电流路径的第二电路。本发明还提供了具有读辅助器件的存储器及其操作方法。