基于复合介质栅光电导的光敏探测器及其工作方法

    公开(公告)号:CN114497099B

    公开(公告)日:2024-10-22

    申请号:CN202210051765.2

    申请日:2022-01-17

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于复合介质栅光电导的光敏探测器及其工作方法。其光敏探测器包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅MOSFET部分和光电子调制结构,光电子调制结构包括衬底电极、光电子调制P+掺杂区和光电子调制电极;衬底电极设置在P型半导体衬底的底部;在复合介质栅MOSFET部分的衬底表面设有N型源极和漏极,光电子调制P+掺杂区设置于N型源极和漏极的外围;光电子调制电极位于光电子调制P+掺杂区的表面。本发明可通过控制P型衬底底部和光电子调制P+掺杂区之间的电场实现MOS电容感光时对体区内光电子的收集以及抑制相邻探测器之间的电学串扰,进而有效提高光敏探测器的量子效率以及MTF。

    基于光电存算单元的模拟域累加读出电路

    公开(公告)号:CN116029351B

    公开(公告)日:2023-06-13

    申请号:CN202310328911.6

    申请日:2023-03-30

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于光电存算单元的模拟域累加读出电路,属于集成电路领域。本发明电路包括由多个光电存算单元构成的晶体管阵列、驱动模块和读出模块,其中驱动模块包括字线驱动模块、源线驱动模块,读出模块包括电流拷贝模块、权重电流镜运算模块、电流‑电压转换模块、权重电容运算模块、模数转换模块;同行的所有光电存算单元栅极相连构成字线,与字线驱动模块相连;同列的所有光电存算单元源极相连构成源线,与源线驱动模块相连;同列的所有光电存算单元漏极相连并与读出模块相连。本发明中的模拟域累加读出电路,具有高精度、小面积以及低功耗的优势,满足了基于光电存算单元的高能效比、小面积的神经网络加速需求。

    基于复合介质栅结构的光敏探测单元、探测器及其方法

    公开(公告)号:CN111554699B

    公开(公告)日:2023-05-09

    申请号:CN202010401621.6

    申请日:2020-05-13

    Applicant: 南京大学

    Abstract: 本发明公开一种基于复合介质栅结构的光敏探测单元、探测器及其方法。其光敏探测单元包括具有感光功能的复合介质栅MOS‑C部分、具有读取信息功能的复合介质栅MOSFET部分以及具有复位功能的复位管部分,复位管部分包括在P型半导体衬底上方依次叠设的底层介质层、复位浮栅层、顶层介质层和复位栅;在P型半导体衬底中:靠近第一底层介质层的一侧设有N型连接层,N型连接层与N型注入层相连;N型注入层分别与N型源极区、N型漏极区、复合介质栅MOSFET部分下方的衬底、复位栅下方的衬底之间通过设置浅槽隔离区和P+型注入区隔开。本发明的光敏探测器减小了暗信号带来的固定图形噪声,具有良好的暗特性和弱光响应。

    基于反相器链跨阻放大器的复合介质栅双晶体管像素读出电路

    公开(公告)号:CN116017184A

    公开(公告)日:2023-04-25

    申请号:CN202310321390.1

    申请日:2023-03-29

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于反相器链跨阻放大器的复合介质栅双晶体管像素读出电路,属于集成电路领域。本发明的电路包括复合介质栅双晶体管光敏探测器像素、开关S1、斜坡发生器、反相器链跨阻放大器、驱动级和计数器,其中,复合介质栅双晶体管光敏探测器像素控制端连接斜坡发生器,第一端接地,第二端与反相器链跨阻放大器输入端连接;反相器链跨阻放大器的输出端与驱动级的输入端连接;驱动级的输出端作为计数器的使能信号。本发明的电路,规避了放大器直流工作电平不处于线性放大区间的问题,且不易受到输入端高频噪声的干扰,以实现对复合介质栅双晶体管光敏探测器实现高速、高精度的读出。

    基于复合介质栅双晶体管光敏探测器的模数转换电路

    公开(公告)号:CN111147078B

    公开(公告)日:2023-04-21

    申请号:CN201911257219.9

    申请日:2019-12-10

    Abstract: 本发明公开了一种基于复合介质栅双晶体管光敏探测器的模数转换电路。该模数转换电路包括钳位电路、信号存储电路、信号比较电路、计数电路和缓存电路;钳位电路连接复合介质栅双晶体管光敏探测器MOSFET部分的漏端,同时连接信号存储电路,信号存储电路再依次连接信号比较电路、计数电路和缓存电路。本发明的模数转换电路,通过控制片外斜坡信号,能够以更低的功耗、更小的面积,实现多量程、多精度的数模转换功能。

    基于复合介质栅结构的光敏探测单元、探测器及其方法

    公开(公告)号:CN111554699A

    公开(公告)日:2020-08-18

    申请号:CN202010401621.6

    申请日:2020-05-13

    Applicant: 南京大学

    Abstract: 本发明公开一种基于复合介质栅结构的光敏探测单元、探测器及其方法。其光敏探测单元包括具有感光功能的复合介质栅MOS-C部分、具有读取信息功能的复合介质栅MOSFET部分以及具有复位功能的复位管部分,复位管部分包括在P型半导体衬底上方依次叠设的底层介质层、复位浮栅层、顶层介质层和复位栅;在P型半导体衬底中:靠近第一底层介质层的一侧设有N型连接层,N型连接层与N型注入层相连;N型注入层分别与N型源极区、N型漏极区、复合介质栅MOSFET部分下方的衬底、复位栅下方的衬底之间通过设置浅槽隔离区和P+型注入区隔开。本发明的光敏探测器减小了暗信号带来的固定图形噪声,具有良好的暗特性和弱光响应。

    一种基于浮栅的2T1C全局快门像素结构及工作方式

    公开(公告)号:CN119767164A

    公开(公告)日:2025-04-04

    申请号:CN202510263577.X

    申请日:2025-03-06

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于浮栅的2T1C全局快门像素结构及工作方式,属于图像传感器领域。所述方法包括:通过采用将全局快门开关管设置在信号收集区上方,不额外占据光电信号收集区的占比,保证了在不损耗光电信号收集区的占比的条件下增加了全局快门的功能;并且本发明所提出的像素结构简约,快门效率高;在高分辨率应用场景中像素尺寸缩小并且不牺牲像素性能的前提下,实现了小尺寸像素单元上的全局快门功能。

    一种用于实现乘法功能的存-算一体单元及其方法

    公开(公告)号:CN114115801B

    公开(公告)日:2025-03-04

    申请号:CN202111401813.8

    申请日:2021-11-23

    Applicant: 南京大学

    Abstract: 本发明公开了一种用于实现乘法功能的存‑算一体单元。该单元包括在同一P型硅衬底上形成的收集晶体管和读出晶体管;将电压通过控制栅极输入读出晶体管,以控制并调制载流子,作为第一个乘数;收集晶体管的载流子收集区收集载流子并将载流子存储至电荷耦合层,作为第二个乘数;电荷耦合层将载流子作用于读出晶体管的硅衬底,形成乘法运算关系;读出晶体管的载流子读出区以电流的形式输出被第一个乘数和第二个乘数作用后的载流子,作为乘法运算的输出结果。本发明将存‑算一体器件的收集和运算功能按区域分开,在器件收集载流子时有效地保护了读出功能区,可以提升存‑算一体器件的寿命、耐久度以及读出精度。

    一种用于图像处理的线性乘加电路及其实现方法、芯片

    公开(公告)号:CN119336292A

    公开(公告)日:2025-01-21

    申请号:CN202411364956.X

    申请日:2024-09-29

    Applicant: 南京大学

    Abstract: 本发明公开了一种用于图像处理的线性乘加电路及其实现方法、芯片。其线性乘加电路包括依次相连的数字处理模块、寄存器、脉冲发生器、线性神经元脉冲电路以及计数器;数字处理模块,用于将图像灰度绝对值转换成多比特数据;寄存器,用于将多比特数据按位数整理缓存;脉冲发生器,用于将多比特数据转换成高低电平信号;线性神经元脉冲电路,用于将高低电平转换成一定频率的脉冲;计数器,用于计算线性神经元电路脉冲输出个数。本发明采用线性乘加电路,避免了乘法器、加法器阵列等大规模电路,可以实现图像灰度信息的高速线性运算,且极大地降低了电路的功耗。

Patent Agency Ranking