-
公开(公告)号：CN105845738A
公开(公告)日：2016-08-10
申请号：CN201510020955.8
申请日：2015-01-15
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L29/8605 , H01L29/06
摘要： 本发明提供一种高压电阻，包括：N型衬底、位于所述N型衬底表层内且分离设置的N型掺杂区、第一P型掺杂区、第二P型掺杂区和第三P型掺杂区；位于所述N型衬底表面上的第一厚氧化层、第二厚氧化层、第三厚氧化层和第四厚氧化层；位于所述第二P型掺杂区和所述第三P型掺杂区之间，且位于所述N型衬底表层内的第四P型掺杂区，位于各厚氧化层之间，且覆盖衬底表面的薄氧化层；P型多晶硅，所述P型多晶硅覆盖位于所述第一P型掺杂区和所述第二P型掺杂区之间区域上方的薄氧化层的表面，并延伸覆盖所述第三厚氧化层的部分表面。本发明提供的高压电阻不易受栅端信号影响，能够调节单个电阻的阻值。
-
公开(公告)号：CN105789330A
公开(公告)日：2016-07-20
申请号：CN201410822102.1
申请日：2014-12-25
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L29/8605
摘要： 本发明公开了一种半导体电阻，包括：N型衬底；P型栅极，形成于所述N型衬底之上；形成于所述P型栅极两侧且位于所述N型衬底中的P型源极和P型漏极；N型掺杂区，形成于所述N型衬底内且靠近所述P型源极；金属连接线，连接于所述N型掺杂区、所述P型源极和所述P型栅极，所述N型掺杂区、所述P型源极和所述P型栅极构成所述半导体电阻的一端，所述P型漏极构成所述半导体电阻的另一端。本发明的半导体电阻，无需设置另外的功能模块给栅极施加电压以使半导体电阻起到等效电阻的作用，并且无需在源极和漏极之间另外构造P型导电沟道，简化了半导体电阻的结构及制造工艺，节约了成本。
-
公开(公告)号：CN105762113A
公开(公告)日：2016-07-13
申请号：CN201410790173.8
申请日：2014-12-17
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
摘要： 本发明提供一种MOS电路制造方法及MOS电路，其中方法包括：在衬底上形成阱区，在所述阱区上形成氧化层；在所述氧化层上淀积未掺杂的多晶硅膜层；对所述多晶硅膜层进行第一掺杂；对所述多晶硅膜层进行光刻、刻蚀，形成第一多晶硅电阻和第二多晶硅电阻；对所述第二多晶硅电阻的一侧进行第二掺杂；其中，所述第二掺杂的浓度大于所述第一掺杂的浓度；所述第一掺杂为N掺杂，第二掺杂为P掺杂；或者，所述第一掺杂为P掺杂，第二掺杂为N掺杂。本发明提供的MOS电路制造方法及MOS电路中，二极管和电阻仅用两次掺杂工艺即可形成，不需要对二极管和电阻分别设置光刻、掺杂工艺，能够提高MOS电路的制造效率，并且降低工艺成本。
-
公开(公告)号：CN105470289A
公开(公告)日：2016-04-06
申请号：CN201410458379.0
申请日：2014-09-10
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L29/739 , H01L29/06 , H01L29/08 , H01L21/331
摘要： 本发明提供一种半导体器件的制造方法及半导体器件，其中，方法包括：依次在形成有体区和漂移区的硅片表面形成镂空的阻挡层；在所述阻挡层下方形成硅槽，以使阻挡层中靠近镂空区域的一端悬空在硅槽上方；在第一氮化硅层和硅槽的表面形成第二氧化层，且在阻挡层悬空端下方形成氮化硅区；在该氮化硅区周围的第二氧化层表面进行氧化，以在硅槽中形成侧壁为斜面的场氧化层；在硅片的表面形成与场氧化层齐平的栅氧化层。本发明提供的半导体器件的制造方法及半导体器件能够提高半导体器件的击穿电压。
-
公开(公告)号：CN103730419B
公开(公告)日：2016-04-06
申请号：CN201210387415.X
申请日：2012-10-12
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/8238 , H01L21/265
摘要： 本发明公开了一种阈值电压调节方法，应用于深N阱高压CMOS集成电路的制造过程中，可以在不增加光刻层的前提下，对高压CMOS的阈值电压进行调节，所述方法包括：在形成深N阱高压CMOS集成电路的第一P阱、第二P阱及第三P阱过程中，向所述第一P阱、所述第二P阱及所述第三P阱中注入符合第一预设条件的第一离子，所述第一离子分两次注入，用来对所述高压NMOS和所述高压PMOS的源漏击穿电压和阈值电压进行调节。
-
公开(公告)号：CN104835803A
公开(公告)日：2015-08-12
申请号：CN201410047372.X
申请日：2014-02-11
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L23/544 , H01L21/66
摘要： 本发明涉及半导体集成电路技术领域，公开了一种集成电路板、集成电路金属层的测试装置及方法，所述集成电路板包括划片槽，还包括位于划片槽内的集成电路金属层的测试结构，所述测试结构包括：第一条形多晶硅电阻，以及位于第一条形多晶硅电阻上并与第一条形多晶硅电阻交叉而置的金属板，金属板的长度和宽度均不小于10微米；第二条形多晶硅电阻，以及位于第二条形多晶硅电阻上并与第二条形多晶硅电阻交叉而置的多个金属条，多个金属条平行间隔排列，金属条的宽度不大于3微米；所述金属板、金属条与集成电路金属层位于同一层且同层制作。采用本发明技术方案，可以采用电性测试来检测金属层的情况，因此能提高金属层的检测准确度。
-
公开(公告)号：CN104635418A
公开(公告)日：2015-05-20
申请号：CN201310551821.X
申请日：2013-11-07
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
CPC分类号： G03F1/42 , G03F9/7003
摘要： 本发明提供一种掩模版，该掩模版包括：底板、位于底板上的第一部件和第二部件；第一部件用于使光刻胶在经过光刻后被保留；第二部件用于使光刻胶在经过光刻后被刻蚀；第一部件和第二部件的位置关系满足：在以所述掩模版的矩形曝光场的中心为坐标原点，X轴、Y轴分别平行于所述曝光场的垂直的两个边的X-Y坐标系中，所述第一部件和第二部件位于Y轴两侧，均有两条垂直于Y轴的平行边线，第二部件的Y轴上的投影在第一部件的Y轴上的投影内，所述第一部件的中心与所述第二部件的中心在X轴上投影的距离为光刻机在X方向的步进长度。通过本发明提供的掩模版及方法，能够使计算光刻机的版旋转偏差的过程变得简单。
-
公开(公告)号：CN104576498A
公开(公告)日：2015-04-29
申请号：CN201310522638.7
申请日：2013-10-29
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/74
CPC分类号： H01L21/74
摘要： 本发明公开了一种掩埋层的制作方法，该方法包括：通过向衬底表面的第一区域注入五族元素形成N型掺杂区，以及通过向所述衬底表面的第二区域注入三族元素形成P型掺杂区；在所述衬底表面上制作外延层，使所述N型掺杂区和P型掺杂区成为N型掩埋层和P型掩埋层；进行高温扩散。解决了现有技术中存在的为了保证阱和掩埋层在外延层的内部发生连通，增加推阱工艺的时间，而导致阱掺杂的横向扩散量增大、阱的表面浓度变淡，间接导致MOS容易穿通的问题。
-
公开(公告)号：CN104570589A
公开(公告)日：2015-04-29
申请号：CN201310476007.6
申请日：2013-10-12
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
CPC分类号： G03F1/44 , G03F7/70625
摘要： 本发明公开了一种掩模板及利用掩模板进行光刻和测量步进精度的方法，用以解决现有技术中存在的测量步进精度过程复杂的问题。该掩模板包括：位于矩形曝光区域内、用于使光刻胶在经过光刻后被保留的第一步进精度测量图案和第三步进精度测量图案，以及位于矩形曝光区域内、用于使光刻胶在经过光刻后被刻蚀的第二步进精度测量图案和第四步进精度测量图案。
-
公开(公告)号：CN106033710B
公开(公告)日：2019-10-15
申请号：CN201510112523.X
申请日：2015-03-13
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/02 , H01L21/027
摘要： 本发明涉及半导体制作领域，尤其涉及一种多晶电阻的制作方法，包括：在半导体单晶片上依次生长氧化层、多晶硅层；对所述多晶硅层进行离子掺杂并刻蚀所述多晶硅层形成多晶硅电阻条；生长介质层；在所述介质层上涂布光刻胶并刻蚀所述介质层形成所述多晶硅电阻条接触孔，所述多晶硅电阻条的接触孔底部与所述多晶硅电阻条接触；通过所述多晶硅电阻条的接触孔进行离子注入，去除所述光刻胶；生长金属层并刻蚀所述金属层形成引线。本发明解决多晶电阻制作工艺复杂、生产成本较高的问题。
-
-
-
-
-
-
-
-
-
搜索结果
81 条记录 (耗时 0.066 秒)
