公开(公告)号：CN105789330B

公开(公告)日：2019-04-16

申请号：CN201410822102.1

申请日：2014-12-25

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  王焜 ,  文燕 ,  石金成 ,  高振杰

IPC分类号： H01L29/8605

摘要： 本发明公开了一种半导体电阻，包括：N型衬底；P型栅极，形成于所述N型衬底之上；形成于所述P型栅极两侧且位于所述N型衬底中的P型源极和P型漏极；N型掺杂区，形成于所述N型衬底内且靠近所述P型源极；金属连接线，连接于所述N型掺杂区、所述P型源极和所述P型栅极，所述N型掺杂区、所述P型源极和所述P型栅极构成所述半导体电阻的一端，所述P型漏极构成所述半导体电阻的另一端。本发明的半导体电阻，无需设置另外的功能模块给栅极施加电压以使半导体电阻起到等效电阻的作用，并且无需在源极和漏极之间另外构造P型导电沟道，简化了半导体电阻的结构及制造工艺，节约了成本。

公开(公告)号：CN104851872B

公开(公告)日：2018-02-13

申请号：CN201410053488.4

申请日：2014-02-17

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  石金成 ,  高振杰 ,  王焜

IPC分类号： H01L23/525 ,  H01L21/768

摘要： 本发明公开了一种集成电路结构及其制作方法，用以解决金属熔断过程中，金属熔丝与衬底之间发生短路的问题。该集成电路结构包括：衬底、绝缘保护层、金属熔丝及隔离金属部件，该金属熔丝与衬底和绝缘保护层均绝缘；该隔离金属部件设置于金属熔丝与衬底之间，且该隔离金属部件与上述金属熔丝及衬底绝缘；该金属熔丝裸露在对绝缘保护层的预定区域进行刻蚀形成的空间中，该预定区域的尺寸不大于隔离金属部件相对于绝缘保护层一面的尺寸。

公开(公告)号：CN104795310B

公开(公告)日：2017-11-07

申请号：CN201410023295.4

申请日：2014-01-17

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 由云鹏 ,  潘光燃 ,  石金成 ,  王焜 ,  文燕

IPC分类号： H01L21/02 ,  H01L23/522

摘要： 本发明提供了一种多晶电阻的制造方法和一种多晶电阻，其中，多晶电阻的制造方法包括：在形成有氧化层和底层氮化硅层的衬底表面生长多晶硅层；对多晶硅层注入掺杂元素；刻蚀掉多晶硅层上的第一预设区域之外的多晶硅，保留第一预设区域的多晶硅，以形成电阻条区域；在形成有电阻条区域的衬底上方，生长顶层氮化硅层，顶层氮化硅层呈台阶状，顶层氮化硅层包括上台面氮化硅层和下台面氮化硅层；刻蚀掉下台面氮化硅层，以及下台面氮化硅层下面的底层氮化硅层；对上台面氮化硅层上的第二预设区域进行刻蚀，形成接触孔；对衬底进行热处理；在接触孔所在的区域镀金属，以形成引线。通过本发明的技术方案，可以节约生产成本，提高电阻的稳定性。

公开(公告)号：CN105097507A

公开(公告)日：2015-11-25

申请号：CN201410205941.9

申请日：2014-05-15

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  王焜 ,  石金成 ,  高振杰

IPC分类号： H01L21/331 ,  H01L29/72 ,  H01L29/08

摘要： 本发明公开了一种多晶硅发射极晶体管及其制作方法，在该制作方法中，由于在形成填充发射区窗口以及覆盖薄氧化层表面和厚氧化层表面的多晶硅层之后，直接采用刻蚀工艺来去除发射区窗口区域之外的区域的多晶硅层，因此与现有方法相比，不需要对多晶硅层进行光刻处理，从而节省了生产成本。并且，由于不需要对多晶硅层进行光刻处理，因此不存在现有方法中的将多晶硅发射极的宽度设计为大于发射区窗口的宽度，从而可以减小芯片面积，进一步降低多晶硅发射极晶体管的生产成本。

公开(公告)号：CN104851872A

公开(公告)日：2015-08-19

申请号：CN201410053488.4

申请日：2014-02-17

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  石金成 ,  高振杰 ,  王焜

IPC分类号： H01L23/525 ,  H01L21/768

摘要： 本发明公开了一种集成电路结构及其制作方法，用以解决金属熔断过程中，金属熔丝与衬底之间发生短路的问题。该集成电路结构包括：衬底、绝缘保护层、金属熔丝及隔离金属部件，该金属熔丝与衬底和绝缘保护层均绝缘；该隔离金属部件设置于金属熔丝与衬底之间，且该隔离金属部件与上述金属熔丝及衬底绝缘；该金属熔丝裸露在对绝缘保护层的预定区域进行刻蚀形成的空间中，该预定区域的尺寸不大于隔离金属部件相对于绝缘保护层一面的尺寸。

公开(公告)号：CN104810277A

公开(公告)日：2015-07-29

申请号：CN201410037579.9

申请日：2014-01-26

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 由云鹏 ,  潘光燃 ,  王焜 ,  石金成

IPC分类号： H01L21/312 ,  H01L21/311

CPC分类号： H01L21/0273 ,  H01L21/0274 ,  H01L21/31127

摘要： 本发明提供一种晶圆表面平坦化工艺，包括以下步骤：在有台阶的晶圆表面形成第一正硅酸乙酯层；在所述第一正硅酸乙酯层上形成旋涂玻璃层，所述旋涂玻璃层在非台阶处的厚度大于在台阶处的厚度；对形成旋涂玻璃层后的晶圆依次进行烘烤和离子注入；在离子注入后的所述旋涂玻璃层上形成第二正硅酸乙酯层；在所述第二正硅酸乙酯层上形成光刻胶层；对所述光刻胶层和所述第二正硅酸乙酯层进行回刻；去除回刻残留的光刻胶，并对晶圆进行清洗。该工艺采用光刻胶层替代第二旋涂玻璃层，并采用光刻胶回刻技术，不但简化了工艺流程，极大程度的节约成本，而且大大降低了钨火山现象的发生，利于封装打线。

公开(公告)号：CN105448761B

公开(公告)日：2018-06-26

申请号：CN201410426335.X

申请日：2014-08-26

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  王焜 ,  石金成 ,  高振杰

IPC分类号： H01L21/66

摘要： 本发明实施例提供一种半导体工艺涨缩值的测试方法及装置。该方法包括：获取方块电阻的阻值、接触孔电阻的阻值和条形电阻两端电压与电流比值；依据所述方块电阻的阻值、所述接触孔电阻的阻值、所述条形电阻的设计宽度、所述条形电阻的设计长度，以及所述条形电阻两端电压与电流比值获得所述条形电阻的宽度的工艺涨缩值。本发明实施例通过测试获得方块电阻的阻值、接触孔电阻的阻值和条形电阻两端电压与电流比值，同时通过条形电阻的设计宽度和条形电阻的设计长度，依据电路原理计算获得条形电阻的宽度的工艺涨缩值，即采用电参数测试方法，不需要破坏性测试，便可准确计算出半导体工艺流程中各层图形复制工艺的涨缩值。

公开(公告)号：CN105097505B

公开(公告)日：2017-10-20

申请号：CN201410160444.1

申请日：2014-04-21

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  王焜 ,  石金成 ,  张建湘 ,  高振杰

IPC分类号： H01L21/331 ,  H01L21/28

摘要： 本发明涉及一种晶体管的多晶硅发射极制造的方法。包括：在包含有N型集电区、P型基区、第一氧化层、第二氧化层的衬底表面进行光刻、刻蚀，形成发射区窗口，露出与发射区窗口宽度相同的P型基区区域；在第一氧化层、第二氧化层的表面和发射区窗口中淀积未掺杂的多晶硅，以使未掺杂的多晶硅完全覆盖发射区窗口区域；在淀积未掺杂的多晶硅后的衬底表面进行光刻、刻蚀，去除发射区窗口区域之外区域的未掺杂的多晶硅；采用离子注入工艺对发射区窗口内的未掺杂的多晶硅注入掺杂元素；对注入掺杂元素后的衬底进行第一热处理，以使发射区窗口中的多晶硅中的掺杂元素扩散至露出的P型基区区域的表层之中，形成N型扩散区。

公开(公告)号：CN105990344A

公开(公告)日：2016-10-05

申请号：CN201510090701.3

申请日：2015-02-28

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  王焜 ,  高振杰 ,  石金成 ,  马万里

IPC分类号： H01L27/092 ,  H01L29/49

摘要： 本发明提供一种CMOS集成电路，该电路包括：非对称型高压NMOS、对称型高压NMOS、非对称型高压PMOS、对称型高压PMOS，其中，所述非对称型高压NMOS的栅极为N型多晶硅；所述对称型高压NMOS的栅极为P型多晶硅；所述非对称型高压PMOS的栅极为P型多晶硅；所述对称型高压PMOS的栅极为N型多晶硅。本发明提供的CMOS集成电路通过分别设置不同类别的高压MOS结构的栅极材质，解决了CMOS集成电路中存在的各类别高压MOS的阈值电压不平衡问题。

公开(公告)号：CN105990254A

公开(公告)日：2016-10-05

申请号：CN201510098287.0

申请日：2015-03-05

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  高振杰 ,  王焜 ,  石金成 ,  马万里

IPC分类号： H01L21/8249 ,  H01L21/331

CPC分类号： H01L21/8249 ,  H01L29/1004

摘要： 本发明提供一种BiCMOS集成电路的制造方法，包括：在衬底的表面上依次形成第一氧化层和氮化硅层；去除预设的第一区域内的所述氮化硅层，在所述第一区域内形成第二氧化层，所述第二氧化层的边缘呈厚度渐变的鸟嘴，鸟嘴延伸至所述第一区域之外的区域表面；去除剩余的氮化硅层，并在位于所述第二氧化层之间的第二区域表面内形成离子注入区；进行退火工艺，以使所述离子注入区热扩散形成基区，所述基区包围所述第二氧化层边缘的所述鸟嘴。通过本发明提供的方案，基区可横向扩散至鸟嘴下方，包围鸟嘴，当晶体管承受高电位时，可在基区中实现较宽的耗尽层，从而有效提高BiCMOS集成电路的反向耐压，进而提高晶体管的最高工作电压，满足高压器件的需求。