公开(公告)号：CN105627933A

公开(公告)日：2016-06-01

申请号：CN201610099285.8

申请日：2016-02-23

Applicant: 京东方科技集团股份有限公司 ,  北京大学

Inventor： 武延兵 ,  张兴 ,  王漪

IPC: G01B11/02

CPC classification number: G01C3/00 ,  G01B11/026

Abstract: 本发明的实施例提供一种测距模组、三维扫描系统以及测距方法。该测距模组，包括：摄像头，该摄像头包括：镜头，包括透镜组且具有光轴；第一和第二反射镜，构造为反射来自所述镜头的成像光；第一和第二图像传感器，分别对应于所述第一和第二反射镜且分别接收来自所述第一和第二反射镜的成像光以成像，分别具有第一和第二感光面，所述第一和第二感光面具有第一和第二中心点，其中，所述第一和第二中心点的连线垂直于所述镜头的光轴，所述第一和第二感光面相对于所述第一和第二中心点的连线倾斜，所述第一和第二感光面相对于所述连线分别具有第一和第二夹角，所述第一夹角和所述第二夹角至少之一不为零。

公开(公告)号：CN103490769B

公开(公告)日：2016-05-11

申请号：CN201310479380.7

申请日：2013-10-14

Applicant: 北京大学

Inventor： 刘力锋 ,  王逸然 ,  陈冰 ,  王琰 ,  韩德栋 ,  王漪 ,  刘晓彦 ,  康晋锋

IPC: H03K19/177 ,  H01L21/8247

Abstract: 本发明提供信息存储技术领域中的一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法。本发明包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。

公开(公告)号：CN104867983A

公开(公告)日：2015-08-26

申请号：CN201510172561.4

申请日：2015-04-13

Applicant: 北京大学

Inventor： 王漪 ,  丛瑛瑛 ,  周晓梁 ,  赵飞龙 ,  董俊辰 ,  韩德栋 ,  张盛东 ,  刘晓彦

IPC: H01L29/786 ,  H01L29/06 ,  H01L29/423 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/78675 ,  H01L29/0607 ,  H01L29/0684 ,  H01L29/42356 ,  H01L29/66757

Abstract: 本发明公开了一种LDD/Offset结构薄膜晶体管及其制备方法，属于半导体集成电路和平板显示及其相关制造技术领域。本发明核心是通过光刻胶和栅电极的斜坡结构以及一次额外的栅刻蚀，在晶体管沟道内形成自对准的LDD/Offset区域，而LDD/Offset的长度可以由刻蚀速度和刻蚀时间精确控制，从而达到降低TFT关态电流的目的。该技术工艺过程简单，不增加任何光刻版；整个TFT的制造过程与传统的工艺相比仅需增加一次重复的栅刻蚀，工艺方法和传统CMOS工艺相兼容，具有较高的实用价值，适用于薄膜晶体管的大规模生产，有望在未来的TFT集成电路中得到应用。

公开(公告)号：CN104681622A

公开(公告)日：2015-06-03

申请号：CN201310613115.3

申请日：2013-11-27

Applicant: 北京大学

Inventor： 韩德栋 ,  丛瑛瑛 ,  黄福青 ,  单东方 ,  张索明 ,  田宇 ,  王漪 ,  张盛东 ,  刘晓彦 ,  康晋锋

IPC: H01L29/786 ,  H01L21/34

CPC classification number: H01L29/786 ,  H01L29/1033 ,  H01L29/66742 ,  H01L29/78693

Abstract: 本发明公开了一种非晶氧化锌基薄膜晶体管及其制备方法。本发明的非晶氧化锌基薄膜晶体管包括：衬底、栅电极、栅介质层、沟道层、源电极和漏电极；其中，沟道层的材料采用掺铝锡的氧化锌半导体材料，氧化铝含量为3%～9%（质量），氧化锡含量为3%～50%（质量）。本发明制备的ATZO半导体薄膜晶粒尺寸在10nm左右，且分布均匀，属于纳米晶体氧化物半导体。这种工艺方法具有步骤简单，制造成本低廉，均匀性好，用于低温工艺，对提高薄膜晶体管器件的性能具有积极效果，改善了器件包括迁移率、开关比、阈值电压、亚阈摆幅率等方面的性能，适用于透明显示和柔性显示技术等优点。

公开(公告)号：CN104134697A

公开(公告)日：2014-11-05

申请号：CN201410392235.X

申请日：2014-08-11

Applicant: 北京大学

Inventor： 孙雷 ,  徐浩 ,  张一博 ,  韩静文 ,  王漪 ,  张盛东

IPC: H01L29/78 ,  H01L29/786 ,  H01L29/47 ,  H01L21/336

CPC classification number: H01L29/7839 ,  H01L29/1079 ,  H01L29/42356 ,  H01L29/47 ,  H01L29/66477 ,  H01L29/66969 ,  H01L29/7828

Abstract: 一种结合垂直沟道和非对称肖特基势垒源/漏结构的环栅MOS晶体管，包括一个垂直方向的环状半导体沟道(4)，一个环状栅电极(6)，一个环状栅介质层(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(1)；其中，源区位于垂直沟道(4)的底部，与衬底相接；漏区位于垂直沟道的顶部；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成不同势垒高度的肖特基接触；源漏所用金属材料不同。在与现有CMOS工艺兼容并且保持了传统GAA各种优点的条件下，该结构利用非对称肖特基势垒源/漏结构减小了漏电流、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。

公开(公告)号：CN104112671A

公开(公告)日：2014-10-22

申请号：CN201410345212.3

申请日：2014-07-18

Applicant: 北京大学

Inventor： 韩德栋 ,  黄伶灵 ,  陈卓发 ,  丛瑛瑛 ,  赵楠楠 ,  吴静 ,  赵飞龙 ,  董俊辰 ,  王漪 ,  刘力锋 ,  张盛东 ,  刘晓彦 ,  康晋锋

IPC: H01L21/34 ,  H01L21/203

CPC classification number: H01L29/66742 ,  H01L29/7869

Abstract: 本发明提供了一种薄膜晶体管的制备方法，属于半导体行业、平板显示领域。该方法利用溅射工艺生长一层掺镍的氧化锌半导体材料层作为薄膜晶体管的导电沟道层，通过调节掺镍的氧化锌靶材的组分，控制溅射氧气分压，可以改善薄膜晶体管的开关比、亚阈摆幅、阈值电压以及迁移率等特性。本发明具有制作成本低，低温工艺，可适用于透明显示和柔性显示技术等优点。

公开(公告)号：CN102403044B

公开(公告)日：2014-10-15

申请号：CN201010275600.0

申请日：2010-09-08

Applicant: 北京大学

Inventor： 刘力锋 ,  张浩炜 ,  高滨 ,  康晋锋 ,  刘晓彦 ,  王漪 ,  韩汝琦

IPC: G11C29/56

CPC classification number: G11C29/00 ,  G11C7/04 ,  G11C13/00 ,  G11C13/0007 ,  G11C13/0035 ,  G11C13/0069 ,  G11C29/06 ,  G11C29/50016 ,  G11C2013/0073

Abstract: 本申请公开了一种测试RRAM器件的数据保持特性的方法，包括以下步骤：a)控制样品台的温度，将RRAM器件保持为预定的温度；b)将RRAM器件设置为高阻态或低阻态；c)向RRAM器件施加预定的测试电压，使其发生电阻态失效，以测量数据保持时间；d)重复步骤a)-c)，进行多次测量；e)利用多次测量的数据保持时间，计算出RRAM器件的电阻态失效概率F(t)；以及f)对电阻态失效概率F(t)进行拟合，并利用拟合得到的参数进一步计算出预期数据保持时间tE。优选地，利用电压加速和温度加速相结合预测RRAM器件的数据保持时间。该测试方法可以准确且快速地评估RRAM器件的数据保持特性。

公开(公告)号：CN103490769A

公开(公告)日：2014-01-01

申请号：CN201310479380.7

申请日：2013-10-14

Applicant: 北京大学

Inventor： 刘力锋 ,  王逸然 ,  陈冰 ,  王琰 ,  韩德栋 ,  王漪 ,  刘晓彦 ,  康晋锋

IPC: H03K19/177 ,  H01L21/8247

Abstract: 本发明提供信息存储技术领域中的一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法。本发明包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。

公开(公告)号：CN102832256A

公开(公告)日：2012-12-19

申请号：CN201210330687.6

申请日：2012-09-07

Applicant: 北京大学

Inventor： 刘飞 ,  刘晓彦 ,  康晋锋 ,  杜刚 ,  王漪

IPC: H01L29/788 ,  H01L29/08

Abstract: 本发明涉及场效应晶体管技术领域，公开了一种隧穿场效应晶体管，包括源区、沟道区和漏区，所述源区和漏区分别形成于所述沟道区的两侧，所述源区与沟道区的接触区域为非本征材料，且不同于源区的掺杂类型。本发明通过在源区和沟道区接触处进行不同于源区的掺杂，使器件在开态时具有较窄的源端到沟道的隧穿层厚度，从而提高开态电流。由于该方法并未改变关态时源端到漏端的隧穿层厚度，所以可以保持较低的关态电流，因此，利用该方法可以得到更高的开关比和较低的亚阈值斜率，从而可以得到较好的器件性能。

公开(公告)号：CN102694030A

公开(公告)日：2012-09-26

申请号：CN201210180199.1

申请日：2012-06-01

Applicant: 北京大学

Inventor： 刘飞 ,  刘晓彦 ,  杜刚 ,  王漪

IPC: H01L29/78 ,  H01L29/16 ,  H01L29/10

Abstract: 本发明涉及隧穿场效应晶体管技术领域，公开了一种具有石墨烯纳米带异质结构的隧穿场效应晶体管，包括源区、沟道区和漏区，所述源区和漏区分别形成于所述沟道区的两侧，所述沟道区的材料为石墨烯纳米带，所述源区的材料为p型掺杂的石墨烯纳米带，所述漏区的材料为n型掺杂的石墨烯纳米带，且所述源区的石墨烯纳米带的宽度大于所述沟道区、漏区的石墨烯纳米带的宽度。本发明利用石墨烯纳米带形成的异质结构在保持隧穿场效应晶体管较小漏电流的同时增大开态电流，并进一步减小亚阈值斜率。