公开(公告)号：CN105742231A

公开(公告)日：2016-07-06

申请号：CN201410766448.4

申请日：2014-12-11

Applicant: 中国科学院微电子研究所

Inventor： 洪培真 ,  徐秋霞 ,  殷华湘 ,  李俊峰 ,  赵超

IPC: H01L21/768 ,  B82Y40/00

Abstract: 一种形成纳米线阵列的方法，包括：步骤1、执行多个周期性刻蚀工艺，在衬底上形成多个纳米线构成的阵列；步骤2、退火，使得多个纳米线圆化；步骤3、在多个纳米线表面形成牺牲层；步骤4、去除牺牲层，留下圆柱形的多个纳米线。依照本发明的形成纳米线阵列的方法，通过对纳米线退火圆化之后牺牲氧化而去除表面重构的硅层，形成质量良好的圆柱型纳米线，提高了纳米线阵列的均匀性，提高了器件性能和可靠性。

公开(公告)号：CN105633147A

公开(公告)日：2016-06-01

申请号：CN201410585075.0

申请日：2014-10-27

Applicant: 中国科学院微电子研究所

Inventor： 许高博 ,  徐秋霞

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种隧穿场效应晶体管，包括：衬底；衬底上的具有第一掺杂类型的漏区；漏区之上的沟道区；沟道区之上的具有第二掺杂类型的源区；衬底之上、与漏区侧壁相接的漏区连接区；所述源区、漏区及沟道区的侧壁上的栅介质层；栅介质层侧壁上的栅电极；栅电极与漏区连接区之间的绝缘层。该方法源区和漏区在衬底的垂直方向上形成，构成了垂直结构的隧穿场效应晶体管，其具有更小的器件尺寸，以满足器件尺寸不断减小的要求，提高集成度。

公开(公告)号：CN102468131B

公开(公告)日：2016-06-01

申请号：CN201010541134.6

申请日：2010-11-10

Applicant: 中国科学院微电子研究所

Inventor： 徐秋霞 ,  李永亮

IPC: H01L21/02

CPC classification number: H01L21/02071 ,  H01L21/28017

Abstract: 一种高K栅介质/金属栅叠层栅结构刻蚀后聚合物去除方法，主要步骤如下：1)在器件隔离形成后，在硅衬底上依次形成界面SiO2/高K栅介质/金属栅/多晶硅/硬掩膜叠层栅结构；2)光刻形成胶图形；3)刻蚀叠层栅结构；4)将步骤3的产品浸没于腐蚀溶液中去除聚合物，腐蚀溶液配比为氢氟酸0.2～1％，盐酸5～15％，其余为水。本发明采用氢氟酸(HF)/盐酸(HCl)混合的水溶液化学湿法腐蚀，在室温下就能去净叠栅两侧及硅衬底表面残留的聚合物，不仅保持陡直的叠栅刻蚀剖面，并对硅衬底不造成损伤，与CMOS工艺兼容性好，成本低。

公开(公告)号：CN102779751B

公开(公告)日：2015-09-09

申请号：CN201110121071.3

申请日：2011-05-11

Applicant: 中国科学院微电子研究所

Inventor： 许高博 ,  徐秋霞

IPC: H01L21/336 ,  H01L21/28

Abstract: 本申请公开了一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成栅堆叠，所述栅堆叠包括栅介质层和牺牲栅电极层，其中，所述栅介质层位于所述半导体衬底上，所述牺牲栅电极层位于所述栅介质层上；环绕所述栅堆叠形成侧墙；在所述栅堆叠两侧且嵌入所述半导体衬底形成源/漏区；在所述半导体衬底上形成SiO2层，在所述SiO2层上旋涂旋转涂布玻璃(SOG)，并进行平坦化至所述牺牲栅电极层露出；去除所述牺牲栅电极层以在所述侧墙内形成开口；在所述开口内形成替代栅电极。

公开(公告)号：CN102683281B

公开(公告)日：2015-07-08

申请号：CN201110053469.8

申请日：2011-03-07

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  陈大鹏

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823807

Abstract: 本发明涉及一种半导体结构及其制造方法。该半导体结构包括第一栅极结构的NMOS器件和包括第二栅极结构的PMOS器件；第一应力衬里，至少形成在所述NMOS器件的第一栅极结构的两侧；第二应力衬里，至少形成在所述PMOS器件的第二栅极结构的两侧；其中，所述第一应力衬里为具有张应力的旋涂玻璃(SOG)膜，所述第二应力衬里由能够将压应力引入PMOS器件沟道中的材料形成。本发明可以在仍保持有张应变的优势的情况下降低使用同种材料例如氮化物制造双应力衬里的工艺难度，并且可降低高介电常数氮化物对器件互连延迟的影响。

公开(公告)号：CN102487086B

公开(公告)日：2015-06-03

申请号：CN201010586003.X

申请日：2010-12-06

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  陈大鹏

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC classification number: H01L29/7845 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/7833

Abstract: 本发明涉及一种可调节沟道应力的器件与方法。提供一种MOS器件(200、300)，包括半导体衬底(202、302)；形成在半导体衬底(202、302)上的沟道；形成在沟道上的栅介电层(204、304)；形成在栅介电层(204、304)上的栅极导体(206、306)；以及形成在栅极两侧的源极与漏极；其中所述栅极导体(206、306)具有产生施加到沟道中的第一应力以调节沟道中载流子的迁移率的形状。本发明可以通过控制刻蚀工艺参数来调节栅极导体的形状，方便地调节沟道中的应力大小，同时可以与其他产生应力的机制组合使用，得到希望得到的沟道应力。

公开(公告)号：CN102842508B

公开(公告)日：2015-03-04

申请号：CN201110174333.2

申请日：2011-06-24

Applicant: 中国科学院微电子研究所

Inventor： 周华杰 ,  徐秋霞

IPC: H01L21/336

Abstract: 本申请公开了一种半导体场效应晶体管的制造方法，包括：形成具有局部埋层隔离介质层的局部绝缘体上硅(SOI)结构的半导体衬底；在所述局部埋层隔离介质层上方的硅衬底上形成鳍片；在所述鳍片顶部和侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏结构；金属化。本发明采用传统的基于准平面的自顶向下工艺实现了与CMOS平面工艺的良好兼容，并且易于集成，有利于抑制短沟道效应，推动MOSFETs尺寸往小尺寸方向发展。

公开(公告)号：CN102593001B

公开(公告)日：2015-01-14

申请号：CN201110007408.8

申请日：2011-01-14

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  陈大鹏

IPC: H01L21/336 ,  H01L21/283 ,  H01L29/78 ,  H01L29/51

CPC classification number: H01L29/66545 ,  H01L29/7845 ,  H01L29/7847

Abstract: 本发明涉及向MOS器件的沟道中引入应力的方法及使用该方法制作的器件。所述方法包括提供半导体衬底；在半导体衬底上形成沟道；在沟道上形成第一栅介电层；在所述第一栅介电层上形成多晶硅栅极层；在所述多晶硅栅极层中掺杂或注入第一元素；去除部分第一栅介电层和多晶硅栅极层从而形成第一栅极结构；在沟道中形成源漏极延伸区；在第一栅极结构两侧形成侧墙；在沟道中形成源漏极；以及进行退火，使得掺杂或注入有第一元素的多晶硅在高温结晶过程中发生晶格变化，从而在所述多晶硅栅极层中产生第一应力，并将第一应力透过栅介质层引入到沟道。本方法具有较强的工艺灵活性，较简单的工艺复杂度，并且没有附加的工艺成本。

公开(公告)号：CN103854980A

公开(公告)日：2014-06-11

申请号：CN201210500533.7

申请日：2012-11-29

Applicant: 中国科学院微电子研究所

Inventor： 许高博 ,  徐秋霞

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/66545 ,  H01L29/66553

Abstract: 本发明提供形成半导体器件替代栅的方法以及制造半导体器件的方法。所述方法包括：提供半导体衬底，包括N型区域和P型区域；在N型区域和P型区域上分别形成牺牲栅堆叠，每个牺牲栅堆叠包括牺牲栅介质和牺牲栅电极，牺牲栅电极位于牺牲栅介质上，所述N型区域中的牺牲栅电极高于P型区域中的栅电极；环绕每一个牺牲栅堆叠形成侧墙；在半导体衬底中位于牺牲栅堆叠两侧处形成源/漏区；去除N型区域中牺牲栅堆叠以在侧墙内形成第一开口；在所述第一开口内形成N型替代栅堆叠；去除所述P型区域中的牺牲栅堆叠以形成第二开口；在第二开口内形成P型替代栅堆叠；以及平坦化至暴露N型替代栅堆叠。该方法工艺简单。

公开(公告)号：CN102446951B

公开(公告)日：2013-12-18

申请号：CN201010501685.X

申请日：2010-09-30

Applicant: 中国科学院微电子研究所

Inventor： 梁擎擎 ,  徐秋霞 ,  钟汇才 ,  朱慧珑

IPC: H01L29/06 ,  H01L27/04 ,  H01L21/02

Abstract: 一种半导体结构，所述半导体结构形成于第一半导体层上，所述半导体结构包括纳米线组和两个半导体基体；各所述半导体基体包括至少两个第二半导体层，各所述第二半导体层形成于绝缘层上；在各所述半导体基体之间，各所述第二半导体层及各所述绝缘层一一对应；所述纳米线组包括至少两个纳米线，各所述纳米线分立且包含第三半导体层，所述第二半导体层与所述第一半导体层和/或所述第三半导体层材料不同，各所述纳米线与各对应的所述第二半导体层一一相接，各所述纳米线在所述第一半导体层上的投影重合。以及，一种半导体结构的形成方法。利于增加集成度。