-
公开(公告)号：CN112864164A
公开(公告)日：2021-05-28
申请号：CN202011643161.4
申请日：2020-12-31
Applicant: 中国科学院半导体研究所
IPC: H01L27/11563 , H01L27/11568
Abstract: 本发明提供一种三端人工光学突触，包括：栅极(2)；依次叠设于所述栅极表面的离子存储层(3)；离子导体层(4)和半导体沟道层(5)；源极(6)和漏极(7)，分别位于所述半导体沟道层(5)的表面两端；其中，所述半导体沟道层(5)采用与所述离子存储层(3)的互补的半导体材料。本发明还提供一种该三端人工光学突触的制备方法。本发明通过对半导体沟道层施加不同的光学和电学脉冲调节该层内部的活跃性离子的浓度，从而实现人工光学突触的兴奋和抑制。本发明的三端人工光学突触器件采用互补型半导体的电容效应提高了稳定性和重复率，降低了人工光学突触的能耗，对沟道导电性的增强和抑制的可控性增强。
-
公开(公告)号：CN108321119B
公开(公告)日：2020-12-15
申请号：CN201810062157.5
申请日：2018-01-22
Applicant: 中国科学院半导体研究所
IPC: H01L21/82 , H01L21/8238 , H01L27/085 , H01L27/12
Abstract: 一种三维光电集成滤波器及其制备方法，包括：自下而上依次沉积在CMOS集成电路上的隔离层、第一光电器件层、监测层、缓冲层、第二光电器件层和保护层，多个通孔穿过上述各层，所述通孔中填充有金属并与CMOS集成电路的电极接触，通孔上方设置有互连电极；其中，第一光电器件层用于制备与CMOS集成电路相互作用的下层滤波器；第二光电器件层用于制备与第一光电器件层进行光互连的上层滤波器。本发明既可以解决单个平面内光电子集成光互连的损耗和串扰，实现多个平面内多维光电子集成，提高光电子集成的密度和光互连系统的复杂度；又可以解决微环滤波器对环境温度的依赖，通过底层温控电路对顶层滤波器的自动热调谐，实现宽工作温度范围的目的。
-
公开(公告)号：CN111142186A
公开(公告)日：2020-05-12
申请号：CN201911424036.1
申请日：2019-12-31
Applicant: 中国科学院半导体研究所
Abstract: 本发明提供了一种波导结构的神经突触，包括：脊形波导层(1)、狭缝结构(2)、相变材料(3)以及平板波导层(4)；狭缝结构(2)设置于脊形波导层(1)之间，且与脊形波导层(1)接触，狭缝结构(2)与脊形波导层(1)之间形成凹槽结构(5)；相变材料(3)填充凹槽结构(5)，相变材料(3)还设置于脊形波导层(1)以及填充后的凹槽结构(5)的表面；脊形波导层(1)以及狭缝结构(2)设置于平板波导层(4)的上方，脊形波导层(1)、狭缝结构(2)以及平板波导层(4)形成的结构能够实现波导的单模传输。本发明提供的波导结构的神经突触至少用于解决神经突触中权重动态范围低以及动态功耗高的问题。
-
Patent Agency Ranking
公开(公告)号：CN110068894A
公开(公告)日：2019-07-30
申请号：CN201810062158.X
申请日：2018-01-22
Applicant: 中国科学院半导体研究所
Abstract: 一种三维光电集成光栅耦合器及其制备方法，所述三维光电集成光栅耦合器包括自下而上沉积在CMOS集成电路上的隔离层、第一光电器件层、监测层、缓冲层、第二光电器件层和保护层，多个通孔穿过上述各层，所述通孔中填充有金属并与CMOS集成电路的电极接触，所述通孔上方设置有互连电极；其中，第一光电器件层用于制备与CMOS集成电路相互作用的下层光栅耦合器；第二光电器件层用于制备与所述第一光电器件层进行光互连的上层光栅耦合器。本发明可实现光栅耦合器与CMOS集成电路单片集成，并实现三维光互连，降低层间光互连的传输损耗，最大化层间耦合效率。本发明与CMOS工艺兼容，易于制备，可用于三维光电集成，实现高密度光电子器件与微电子电路集成。
-
公开(公告)号：CN111142186B
公开(公告)日：2021-02-12
申请号：CN201911424036.1
申请日：2019-12-31
Applicant: 中国科学院半导体研究所
Abstract: 本发明提供了一种波导结构的神经突触，包括：脊形波导层(1)、狭缝结构(2)、相变材料(3)以及平板波导层(4)；狭缝结构(2)设置于脊形波导层(1)之间，且与脊形波导层(1)接触，狭缝结构(2)与脊形波导层(1)之间形成凹槽结构(5)；相变材料(3)填充凹槽结构(5)，相变材料(3)还设置于脊形波导层(1)以及填充后的凹槽结构(5)的表面；脊形波导层(1)以及狭缝结构(2)设置于平板波导层(4)的上方，脊形波导层(1)、狭缝结构(2)以及平板波导层(4)形成的结构能够实现波导的单模传输。本发明提供的波导结构的神经突触至少用于解决神经突触中权重动态范围低以及动态功耗高的问题。
-
公开(公告)号：CN110068894B
公开(公告)日：2020-05-12
申请号：CN201810062158.X
申请日：2018-01-22
Applicant: 中国科学院半导体研究所
Abstract: 一种三维光电集成光栅耦合器及其制备方法，所述三维光电集成光栅耦合器包括自下而上沉积在CMOS集成电路上的隔离层、第一光电器件层、监测层、缓冲层、第二光电器件层和保护层，多个通孔穿过上述各层，所述通孔中填充有金属并与CMOS集成电路的电极接触，所述通孔上方设置有互连电极；其中，第一光电器件层用于制备与CMOS集成电路相互作用的下层光栅耦合器；第二光电器件层用于制备与所述第一光电器件层进行光互连的上层光栅耦合器。本发明可实现光栅耦合器与CMOS集成电路单片集成，并实现三维光互连，降低层间光互连的传输损耗，最大化层间耦合效率。本发明与CMOS工艺兼容，易于制备，可用于三维光电集成，实现高密度光电子器件与微电子电路集成。
-
公开(公告)号：CN109461817A
公开(公告)日：2019-03-12
申请号：CN201811104242.X
申请日：2018-09-20
Applicant: 中国科学院半导体研究所
Abstract: 一种在卤化物钙钛矿薄膜表面制作金属微纳结构的方法，包括步骤：制备卤化物钙钛矿薄膜；在卤化物钙钛矿薄膜表面制作一层派瑞林薄膜；在派瑞林薄膜表面制作一层光刻胶薄膜；利用光刻工艺将光刻胶薄膜制作成带微纳结构的掩膜；刻蚀派瑞林薄膜，将掩膜上的微纳结构图形转移到派瑞林薄膜上；将金属薄膜沉积到卤化物钙钛矿薄膜和光刻胶薄膜表面；将光刻胶及其表面的金属薄膜剥离得到金属微纳结构。本发明能够避免卤化物钙钛矿与水的接触，在卤化物钙钛矿表面利用半导体工艺制作金属微纳结构，应用于卤化物钙钛矿光电器件芯片的制备中，可以提高卤化物钙钛矿光电器件芯片的性能。
-
公开(公告)号：CN108793137A
公开(公告)日：2018-11-13
申请号：CN201810999694.2
申请日：2018-08-29
Applicant: 中国科学院半导体研究所
IPC: C01B32/186
Abstract: 一种利用聚对二甲苯制备单层石墨烯的方法，包括以下步骤：将聚对二甲苯裂解后沉积在铜箔表面，作为固态碳源；将固态碳源和洁净铜箔放入双温区反应装置，其中固态碳源放在低温区，洁净铜箔放在高温区；反应装置抽真空后，将高温区升温至设置温度，通保护气和还原气体；将低温区升温至设置温度，反应结束后降温；关闭气体并将高温区降温至室温。本发明的利用聚对二甲苯制备单层石墨烯的方法可以降低石墨烯的制备成本，加快单层石墨烯制备技术的提升，提高单层石墨烯产业化的潜力。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.034 seconds)
