-
公开(公告)号：CN102708398A
公开(公告)日：2012-10-03
申请号：CN201210209033.8
申请日：2012-06-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06K19/077
Abstract: 本发明提供一种具有相变存储器的RFID标签。所述RFID标签包括：包含天线的信号收发单元；与所述信号收发单元连接的模拟信号处理单元，用于由所述信号收发单元所接收的射频信号中获取有用信号、以及将待发送信号处理成射频信号以便由所述信号收发单元来发送；相变存储器单元；以及与所述模拟信号处理单元及相变存储器单元相连接的数字信号处理单元，用于基于所述有用信号来与所述相变存储器单元通信，以便所述相变存储器单元将有用信号中的待存储的数据予以存储、并将待发送信号提供给所述数字信号处理单元。本发明的优点包括：寿命长、功耗低、能与CMOS工艺兼容等。
-
公开(公告)号：CN101329909B
公开(公告)日：2011-04-20
申请号：CN200810040952.0
申请日：2008-07-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种提高相变存储器编程速度的方法，对存储单元进行编程操作的同时，对上一个或多个已经过编程操作的单元进行读反馈。如果读反馈结果与上一个或多个写入数据相同则进行下一个存储单元的编程操作；如果不相同则在本存储单元完成编程操作后，对上一或多个存储单元再进行一次编程操作。如此循环往复，将读反馈与编程操作并行进行，在提高存储其编程操作可靠性的同时，不影响整体编程速度。
-
公开(公告)号：CN101958148A
公开(公告)日：2011-01-26
申请号：CN201010289950.2
申请日：2010-09-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种能消除干扰的相变存储器单元结构，其包括：相变材料形成的相变电阻；并联在所述相变电阻两端的受控开关管；与所述相变电阻一端连接的选通管，其中，所述选通管和所述受控开关管在任意时刻工作在相反的状态，即一者处于导通状态时，另一者就处于截止状态，通过受控开关管的导通，可强制相变电阻两端的电压相等，从而有效避免干扰。此外，本发明还提供一种由能消除干扰的相变存储器单元结构所构成的相变存储器，该相变存储器在位线信号升高时，通过使受控开关管导通，可使相变电阻两端的电压相等，从而达到消除干扰的目的。
-
公开(公告)号：CN101800237A
公开(公告)日：2010-08-11
申请号：CN201010107872.X
申请日：2010-02-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24
Abstract: 本发明揭示了一种相变存储器芯片版图结构，所述相变存储器芯片版图包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区；第一版图区、第二版图区、第三版图区和第四版图区位于相变存储器芯片版图的中央；第一版图区与第二版图区相连，第二版图区与第三版图区相连，第二版图区与第四版图区相连，第三版图区与第四版图区相连；第五版图区覆盖版图中央、除第一版图区、第二版图区、第三版图区和第四版图区外的其他空白区域；第六版图区均匀分布在相变存储器芯片版图的四周和四角。本发明提出的相变存储器芯片版图结构，芯片版图布局合理，有效减小了压控振荡器噪声以及数字电路的噪声对模拟电路和存储阵列的干扰。
-
公开(公告)号：CN114361202A
公开(公告)日：2022-04-15
申请号：CN202111523997.5
申请日：2021-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储单元及其制作方法，相变存储单元包括：衬底；至少一个下电极，所述下电极设置于衬底中，所述下电极的上接触面暴露于衬底外且与衬底上表面持平；相变材料层，所述相变材料层水平部分与下电极连接，所述相变材料层为L形；填充材料，所述填充材料设置于相变材料层竖直部分上方，并与相变材料层一同构成相变存储结构；上电极，所述上电极设置于相变材料层的上方。本发明能够有效缩小相变存储单元的的相变区域。
-
Patent Agency Ranking
公开(公告)号：CN112951295A
公开(公告)日：2021-06-11
申请号：CN201911178667.X
申请日：2019-11-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例所公开的一种数据的多级存储方法、系统、电子设备及存储介质，其中，方法包括确定存储器施加有第一脉冲，第一脉冲用于控制存储器处于高阻状态，确定存储器施加有第二脉冲，第一脉冲的脉宽与第二脉冲的脉宽不一致，从低阻阻值集合中确定低阻状态对应的低阻阻值，根据低阻阻值确定存储器可存储的数据集合。基于本申请实施例，采用在存储器施加不同脉宽的第二脉冲，使得存储器处于低阻状态对应的低阻阻值不同，在稳定的低阻阻值时进行数据存储，能够实现数据的多级存储，相较于传统调节脉冲幅值的方法更易于实现，并且还能够降低芯片的设计难度。
-
公开(公告)号：CN110600068B
公开(公告)日：2021-06-04
申请号：CN201910743318.1
申请日：2019-08-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本申请实施例提供了一种阶梯脉冲确定方法、系统及存储介质，该方法包括确定被一幅值区间内多个不同幅值的脉冲作用的存储器的阻值区间，确定阻值区间内的待选阻值对应的第一脉冲，根据第一脉冲作用于存储器得到的第一阻值确定预选阶梯脉冲的幅值区间，根据第一脉冲的幅值调节预选阶梯脉冲的子脉冲的脉宽，得到目标阶梯脉冲。基于本申请实施例，优化后的阶梯脉冲作用于存储器，比单脉冲或等宽阶梯脉冲作用于存储器得到的阻值更低。
-
公开(公告)号：CN108648782B
公开(公告)日：2020-11-13
申请号：CN201810364565.6
申请日：2018-04-23
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器最优脉冲操作条件的筛选方法，包括基于待测相变存储器，设定待优化脉冲、各待优化脉冲对应的预设操作条件及影响因子；其中，各待优化脉冲对应的预设操作条件的个数相同；基于各预设操作条件生成N组测试数据，以分别对待测相变存储器进行RESET操作和SET操作，并获取各测试数据对应的RESET分布电阻及SET分布电阻；分别对RESET分布电阻和影响因子及SET分布电阻和影响因子进行回归分析，获取RESET响应模型及SET响应模型；基于RESET响应模型及SET响应模型对各待优化脉冲的操作条件进行预测，获取最优脉冲操作条件。通过本发明解决了传统“试错法”存在费时、筛选结果不准确的问题。
-
公开(公告)号：CN108648782A
公开(公告)日：2018-10-12
申请号：CN201810364565.6
申请日：2018-04-23
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器最优脉冲操作条件的筛选方法，包括基于待测相变存储器，设定待优化脉冲、各待优化脉冲对应的预设操作条件及影响因子；其中，各待优化脉冲对应的预设操作条件的个数相同；基于各预设操作条件生成N组测试数据，以分别对待测相变存储器进行RESET操作和SET操作，并获取各测试数据对应的RESET分布电阻及SET分布电阻；分别对RESET分布电阻和影响因子及SET分布电阻和影响因子进行回归分析，获取RESET响应模型及SET响应模型；基于RESET响应模型及SET响应模型对各待优化脉冲的操作条件进行预测，获取最优脉冲操作条件。通过本发明解决了传统“试错法”存在费时、筛选结果不准确的问题。
-
公开(公告)号：CN105869671B
公开(公告)日：2018-09-25
申请号：CN201610178596.3
申请日：2016-03-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种相变存储器单元的写初始化方法及其阵列的写初始化方法，所述单元的写初始化方法包括如下步骤：S1：采用初始化写脉冲操作相变存储器单元，在所述相变存储器单元中形成非晶区域；所述非晶区域大于相变存储器默认写脉冲产生的非晶区域；S2：采用擦脉冲将所述相变存储器单元操作至低阻状态，使所述初始化写脉冲形成的非晶区域转化为面心立方晶粒区域；S3：采用默认写脉冲操作所述相变存储器单元。其中，在一次初始化后，可进一步验证初始化效果，并根据需要选择是否需要再次初始化。本发明使用初始化写脉冲，对阵列各单元的FCC晶粒区域进行控制，可以有效提高阵列平均写电阻，降低写电流，同时使得相变存储阵列的电阻分布更加集中。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.04 seconds)
