-
公开(公告)号：CN104392992B
公开(公告)日：2017-04-19
申请号：CN201410738258.1
申请日：2014-12-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于SOI的硅控整流器ESD保护器件结构，包括SOI衬底；所述SOI衬底的顶层硅中定义有有源区，所述有源区中形成有P阱及N阱；其中：所述有源区表面形成有假栅极型硅化物隔离结构，所述假栅极型硅化物隔离结构周围的有源区表面形成有金属硅化物层。本发明利用假栅极型硅化物隔离结构来实现有源区中不同类型重掺杂区以及阱区之间的金属硅化物阻隔，其中，该假栅极可与SOI衬底上其它区域的正常栅极结构同时制作，从而减少了一层硅化物阻挡层掩膜版，有利于节约生产成本；制作工艺与SOI CMOS工艺完全兼容，具有很强的设计可行性；本发明的ESD保护器件结构可以单独使用，也可以结合其他外部电路或器件使用，达到更好的抗ESD保护效果。
-
公开(公告)号：CN104392992A
公开(公告)日：2015-03-04
申请号：CN201410738258.1
申请日：2014-12-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于SOI的硅控整流器ESD保护器件结构，包括SOI衬底；所述SOI衬底的顶层硅中定义有有源区，所述有源区中形成有P阱及N阱；其中：所述有源区表面形成有假栅极型硅化物隔离结构，所述假栅极型硅化物隔离结构周围的有源区表面形成有金属硅化物层。本发明利用假栅极型硅化物隔离结构来实现有源区中不同类型重掺杂区以及阱区之间的金属硅化物阻隔，其中，该假栅极可与SOI衬底上其它区域的正常栅极结构同时制作，从而减少了一层硅化物阻挡层掩膜版，有利于节约生产成本；制作工艺与SOICMOS工艺完全兼容，具有很强的设计可行性；本发明的ESD保护器件结构可以单独使用，也可以结合其他外部电路或器件使用，达到更好的抗ESD保护效果。
-
Patent Agency Ranking
公开(公告)号：CN102437179A
公开(公告)日：2012-05-02
申请号：CN201110402796.X
申请日：2011-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/423 , H01L29/78
Abstract: 本发明提供一种抗总剂量辐射加固深亚微米器件的版图结构，包括具有源区、漏区及沟道区的有源区、位于所述有源区四周侧的浅沟道隔离槽、位于所述沟道区上且采用双边缘超出有源区结构的栅区、以及两个虚设浅沟道隔离槽，其中，所述两虚设浅沟道隔离槽间隔设置于所述有源区内且与所述栅区相互垂直。在原始的版图结构中增加了虚设浅沟槽隔离氧化物，使得器件沟道区边缘的栅延长到隔离氧化物区域宽度减小，阻止源漏之间形成漏电路径，从而达到抗总剂量加固的目的。本发明工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN104409456A
公开(公告)日：2015-03-11
申请号：CN201410708799.X
申请日：2014-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种SOIESD两级保护网络，包括：第一级保护网络，由第一二极管及第二二极管组成；第二级保护网络，包括缓冲电阻、PMOS晶体管、NMOS晶体管以及偏置电阻，其中，所述缓冲电阻的第一端接保护网络的输入端，第二端接NMOS晶体管的漏极，所述PMOS晶体管的栅极及体区接电源线，源极接保护网络的输入端，漏极接NMOS晶体管的栅极及体区，并通过所述偏置电阻连接至地线，所述NMOS晶体管的源极接地线。本发明利用在ESD放电过程中在泄放通路中自然产生的电压降来迅速导通二级保护网络中的PMOS器件，从而触发动态阈值NMOS器件，提高二级保护网络的反应速度，大大降低内部电路栅被击穿的可能性。
-
公开(公告)号：CN102494988B
公开(公告)日：2014-05-07
申请号：CN201110403893.0
申请日：2011-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种用于分析深亚微米器件总剂量辐射效应的方法，依据具有浅沟道隔离槽结构的深亚微米器件原型的测试数据初步构建器件模型，依据衬底掺杂浓度分布把所述器件模型的浅沟道隔离槽定位出顶部区域与底部区域，并依据经过辐射后器件的测试数据对所述顶部区域及底部区域添加不同的等效模拟电荷获得与测试数据拟合的模拟数据，以确定所述等效模拟电荷在所述深亚微米器件模型顶部区域及底部区域的作用，从而确定总剂量辐射效应在所述深亚微米器件原型顶部区域及底部区域的作用。本方法步骤简单，能较准确的模拟深亚微米器件总剂量辐射效应，并能反应总剂量辐射效应对器件不同部位的影响，为器件的抗总剂量辐射效应的加固提供可靠的依据。
-
公开(公告)号：CN102437179B
公开(公告)日：2014-03-26
申请号：CN201110402796.X
申请日：2011-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/423 , H01L29/78
Abstract: 本发明提供一种抗总剂量辐射加固深亚微米器件的版图结构，包括具有源区、漏区及沟道区的有源区、位于所述有源区四周侧的浅沟道隔离槽、位于所述沟道区上且采用双边缘超出有源区结构的栅区、以及两个虚设浅沟道隔离槽，其中，所述两虚设浅沟道隔离槽间隔设置于所述有源区内且与所述栅区相互垂直。在原始的版图结构中增加了虚设浅沟槽隔离氧化物，使得器件沟道区边缘的栅延长到隔离氧化物区域宽度减小，阻止源漏之间形成漏电路径，从而达到抗总剂量加固的目的。本发明工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN219938330U
公开(公告)日：2023-10-31
申请号：CN202321134756.6
申请日：2023-05-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/017 , H03K19/003 , H03K19/173
Abstract: 本实用新型涉及一种高速低功耗抗双节点翻转锁存器，包括第一传输门、第二传输门、第三传输门、第四传输门、自恢复模块、钟控反相器和钟控MCE；所述第一传输门、第二传输门、第三传输门、第四传输门的输入端均与输入数据端相连，所述自恢复模块的两个输入端分别与所述第一传输门和第二传输门的输出端相连，所述钟控反相器的输入端与所述第三传输门的输出端相连；所述钟控MCE的两个输入端分别与所述自恢复模块的输出端和所述钟控反相器的输出端相连，所述钟控MCE的输出端与所述第四传输门的输出端作为锁存器的输出。本实用新型能够大幅降低功耗，且具有较好的综合指标。
-
-
-
-
-
-
Search Results
17
records
(took 0.044 seconds)
