-
公开(公告)号：CN111435648A
公开(公告)日：2020-07-21
申请号：CN201910026972.0
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/265 , H01L21/84 , H01L21/20
Abstract: 本发明提供一种图形化结构的SOI衬底的制备方法，包括：在第二半导体衬底中进行离子注入形成剥离界面；于第一绝缘层中形成凹槽，所述凹槽未贯穿所述第一绝缘层；键合第二半导体衬底及第一绝缘层，以形成空腔；进行退火工艺加强键合强度，并使第二半导体衬底从剥离界面处剥离；其中，键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。本发明可以使空腔结构在高温环境下，具有与外界大气压相近的内部压强，空腔结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。
-
公开(公告)号：CN108493334B
公开(公告)日：2020-06-30
申请号：CN201810215518.5
申请日：2018-03-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/312
Abstract: 本发明提供一种薄膜异质结构的制备方法，包括步骤：提供晶圆衬底，具有注入面；自注入面对晶圆衬底进行离子注入，于晶圆衬底内的预设深度处形成注入缺陷层；提供支撑衬底，将支撑衬底及晶圆衬底进行升温键合；对得到的结构进行退火处理，形成连续缺陷层；将得到的结构降至预设温度，以基于降温产生的反向热应力沿连续缺陷层剥离部分晶圆衬底，得到包括支撑衬底及晶圆薄膜的薄膜异质结构，预设温度低于键合温度。本发明通过升温键合的方式，可以降低键合结构的热应变，使得键合结构在高温工艺中保持稳定完整，有效避免了剥离过程中由于热失配引起的裂片问题，本发明还通过反向热应力辅助的方法使键合结构在连续缺陷层分开而对键合界面无影响。
-
公开(公告)号：CN111293214A
公开(公告)日：2020-06-16
申请号：CN201811495201.8
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于柔性衬底的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，形成于一柔性CMOS电路基底上、第一金属过渡层、固定磁层、隧穿层、自由磁层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的固定磁层及自由磁层为二维铁磁材料层，其厚度较薄，一方面可以提高磁性隧穿结器件的磁化取向速度，另一方面可以获得较为轻薄的磁性隧穿结器件。本发明可以将磁性隧穿结器件直接制备于柔性衬底电路上，减小了器件制备成本，扩大了其应用范围。
-
公开(公告)号：CN111293138A
公开(公告)日：2020-06-16
申请号：CN201811495212.6
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/22
Abstract: 本发明提供一种三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，直接制作于所述第一连接电路层上，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明与传统工艺相比，不需要硅穿孔(TSV)工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路通过半导体材料及金属布线层有序的堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。
-
公开(公告)号：CN105742366B
公开(公告)日：2019-09-13
申请号：CN201610237320.8
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和体区，同时形成PN结器件；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
Patent Agency Ranking
公开(公告)号：CN105652371B
公开(公告)日：2019-07-26
申请号：CN201410664561.1
申请日：2014-11-14
Applicant: 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种偏振分束器，所述偏振分束器至少包括：形成在SOI材料的顶层硅上的波导，所述波导至少包括第一级Y分支波导、第二级Y分支波导、第三级Y分支波导，以及模式转化器；所述第二级Y分支波导包括第三分支波导和第四分支波导；其中，所述模式转化器连接第一级Y分支波导的根波导和第二级Y分支波导的根波导；所述第四分支波导连接所述第三级Y分支波导的根波导；所述第一级Y分支波导的根波导的宽度S1的取值范围为S1>1μm。本发明提供的偏振分束器具有几百纳米的工作带宽和较为简单的加工工艺。
-
公开(公告)号：CN109671618A
公开(公告)日：2019-04-23
申请号：CN201811347767.6
申请日：2018-11-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/04 , H01L21/265 , H01L21/425
Abstract: 本发明涉及一种高平坦度异质集成薄膜结构的制备方法，包括提供具有注入面的单晶晶片；从注入面向单晶晶片进行离子注入形成注入缺陷层，该注入缺陷层的上方形成单晶薄膜；将注入面与支撑衬底直接键合，得到包括单晶晶片和支撑衬底的第一复合结构；对第一复合结构进行退火处理，使得第一复合结构沿着注入缺陷层剥离，得到包括损伤层、单晶薄膜和支撑衬底的第二复合结构；通过离子束对第二复合结构进行表面处理以除去损伤层并进行抛光，得到包括单晶薄膜和支撑衬底的高平坦度异质集成薄膜结构。本发明的制备方法得到的集成薄膜结构不存在晶格失配的问题，单晶薄膜致密而具有高的质量，同时解决了异质集成薄膜结构的表面粗糙度难以处理的问题。
-
公开(公告)号：CN104750922B
公开(公告)日：2019-01-11
申请号：CN201510136732.8
申请日：2015-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI四端口网络及其系统，包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本发明的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性，使建模过程更加灵活。
-
公开(公告)号：CN108875105A
公开(公告)日：2018-11-23
申请号：CN201710338860.X
申请日：2017-05-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，包括以下步骤：1）依据YGG提取栅电阻Rg及栅电容Cgg；2）依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；3）依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；4）依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；5）依据YBB提取体电阻Rb；6）依据漏区埋氧层与衬底的Y参数提取衬底电阻；7）依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；8）依据ZCdbox提取漏区埋氧层电容；9）依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容。本发明通可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取。
-
公开(公告)号：CN105895801B
公开(公告)日：2018-09-25
申请号：CN201610527906.8
申请日：2016-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种利用离子注入剥离技术制备单晶氧化物阻变存储器的方法，包括以下步骤：1）提供氧化物单晶衬底；2）自注入面向所述氧化物单晶衬底内进行离子注入，而后在注入面形成下电极；或在注入面形成下电极，而后自注入面向氧化物单晶衬底内进行离子注入；3）提供支撑衬底，将步骤2）得到的结构与支撑衬底键合；4）沿缺陷层剥离部分氧化物单晶衬底，以得到氧化物单晶薄膜，并使得到的氧化物单晶薄膜及下电极转移至支撑衬底上；5）在氧化物单晶薄膜表面形成上电极。本发明有效地降低了剥离及转移薄膜所需的离子总注入剂量，进而缩短了制备周期，节约了生产成本；同时，使用该方法还可以解决部分材料使用单一离子注入无法实现剥离的问题。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.162 seconds)
