-
-
公开(公告)号：CN111799368A
公开(公告)日：2020-10-20
申请号：CN202010602406.2
申请日：2020-06-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/313 , H01L41/33 , H01L41/22
Abstract: 本发明涉及半导体材料制备领域，本发明公开了一种降低薄膜剥离热应力的异质结构薄膜的制备方法，具体地，首先提供异质结构薄膜衬底，该异质结构薄膜衬底包括相对设置的第一表面和第二表面；在第一表面上依次沉积第一铟层和第一金层，形成第一待键合衬底；其次，提供支撑衬底；在支撑衬底的第三表面依次沉积第二铟层和第二金层，形成第二待键合衬底；将第一待键合衬底置于第二待键合衬底上，且第一金层与该第二金层接触，形成待键合衬底；最后，对该第二表面施加作用力，同时对待键合衬底进行键合、退火和剥离转移，得到异质结构薄膜。本发明提供的异质结构薄膜的制备方法具有提高剥离转移后的压电薄膜面积和不易造成薄膜裂片的特点。
-
公开(公告)号：CN110854062B
公开(公告)日：2020-08-11
申请号：CN201911175985.0
申请日：2019-11-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L29/24 , H01L29/78
Abstract: 本发明提供一种氧化镓半导体结构、MOSFET器件及制备方法，其中，氧化镓半导体结构包括硅衬底、介电层及氧化镓薄膜，通过具有高介电常数的介电层，将氧化镓单晶晶片与具有高热导率的硅衬底键合，采用该方法键合技术成熟，且介电层可阻挡电子向衬底迁移，能够有效解决高温环境下器件性能下降的问题，从而可制备具有高导热性、耐击穿电压高及高温下性能稳定的氧化镓半导体结构。本发明解决了氧化镓同质衬底导热性差、氧化镓与硅衬底耐击穿电压低及氧化镓与氧化硅衬底键合技术不成熟等问题，极大的提高了氧化镓器件的性能和设计灵活性，且采用业界最重要的硅衬底，对氧化镓器件的快速发展意义重大。
-
公开(公告)号：CN111244227B
公开(公告)日：2023-07-18
申请号：CN202010062554.X
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/0232 , H01L31/105 , G02B6/136
Abstract: 本申请涉及一种硅基光子集成模块及其制备方法，在SOI衬底的顶层硅上刻蚀形成硅波导；将N型InP薄膜采用离子束剥离的方法转移到SOI衬底上，形成InP层；在InP层上依次外延生长形成第一限制层、有源层和第二限制层；对第一限制层、有源层和第二限制层进行刻蚀，形成光电器件的台面；在InP层上外延生长形成探测器PIN结构；对探测器PIN结构进行刻蚀，形成探测器的台面；对光电器件的台面进行H离子注入，并进行P型隔离；对InP层进行刻蚀以隔离光电器件和探测器，并将硅波导与空气接触；在InP层、光电器件和探测器的表面沉积电极。如此，可以降低硅基光子集成的难度，可以缩小光子芯片的尺寸。
-
公开(公告)号：CN115831877A
公开(公告)日：2023-03-21
申请号：CN202211599584.X
申请日：2022-12-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8256 , H01L27/088 , H01L23/373
Abstract: 本发明提供一种基于异质集成的氧化镓cascade结构及制备方法，通过异质集成的方法将无法实现P型掺杂的氧化镓半导体材料与增强型器件相集成制备cascade结构，并且cascade结构是制备在兼具有高散热能力的衬底上，基于此可制备增强型级联功率器件、且可实现高导热，从而解决氧化镓无法制备常关器件和散热的问题。
-
Patent Agency Ranking
公开(公告)号：CN111146681B
公开(公告)日：2022-03-15
申请号：CN201911320620.2
申请日：2019-12-19
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种SiC基InP光子集成模块的制备方法，包括以下步骤：获取单晶SiC衬底层；在单晶SiC衬底层上制备Fe掺杂的InP薄膜层，形成异质衬底；在异质衬底上采用异质外延生长方法依次层叠制备波导层和有源层；对有源层进行光栅刻蚀并在有源层上制备电极接触层；对波导层、有源层和电极接触层进行刻蚀，制备分布式反馈激光器，并制备放大器和调制器中的任意一种；采用选区外延方法在Fe掺杂的InP薄膜层上依次制备波导接触层和探测器结构；对探测器结构进行刻蚀，制备探测器。本申请实施例提供的SiC基InP光子集成模块的制备方法中，将InP与SiC基衬底结合，制备了低热阻，低失配的SiC基InP光子集成模块。
-
公开(公告)号：CN111799368B
公开(公告)日：2021-06-22
申请号：CN202010602406.2
申请日：2020-06-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/313 , H01L41/33 , H01L41/22
Abstract: 本发明涉及半导体材料制备领域，本发明公开了一种降低薄膜剥离热应力的异质结构薄膜的制备方法，具体地，首先提供异质结构薄膜衬底，该异质结构薄膜衬底包括相对设置的第一表面和第二表面；在第一表面上依次沉积第一铟层和第一金层，形成第一待键合衬底；其次，提供支撑衬底；在支撑衬底的第三表面依次沉积第二铟层和第二金层，形成第二待键合衬底；将第一待键合衬底置于第二待键合衬底上，且第一金层与该第二金层接触，形成待键合衬底；最后，对该第二表面施加作用力，同时对待键合衬底进行键合、退火和剥离转移，得到异质结构薄膜。本发明提供的异质结构薄膜的制备方法具有提高剥离转移后的压电薄膜面积和不易造成薄膜裂片的特点。
-
公开(公告)号：CN111312852A
公开(公告)日：2020-06-19
申请号：CN201911174467.7
申请日：2019-11-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/0352 , H01L31/10
Abstract: 本发明提供一种氧化镓半导体结构、日盲光电探测器及制备方法，通过将氧化镓单晶晶片与绝缘体上硅中的顶层硅进行键合，可成功转移氧化镓薄膜，键合技术成熟，且通过将绝缘体上硅中的顶层硅氧化，能够有效解决漏电问题，可制备高质量、防漏电的氧化镓半导体结构，提高基于氧化镓半导体结构制备的器件性能，重要的是将氧化镓薄膜转移到硅衬底上，使得器件不仅能与CMOS工艺兼容，而且可以实现量产，对于基于氧化镓薄膜制备的日盲光电探测器的快速发展意义重大。
-
公开(公告)号：CN111244227A
公开(公告)日：2020-06-05
申请号：CN202010062554.X
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/0232 , H01L31/105 , G02B6/136
Abstract: 本申请涉及一种硅基光子集成模块及其制备方法，通过获取SOI衬底；在SOI衬底的顶层硅上刻蚀形成硅波导；将N型InP薄膜采用离子束剥离的方法转移到SOI衬底上，形成InP层；在InP层上依次外延生长形成第一限制层、有源层和第二限制层；对第一限制层、有源层和第二限制层进行刻蚀，形成光电器件的台面；形成的光电器件共用同一种有源区结构；在InP层上外延生长形成探测器PIN结构；对探测器PIN结构进行刻蚀，形成探测器的台面；对光电器件的台面进行H离子注入，并进行P型隔离；对InP层进行刻蚀以隔离光电器件和探测器，并将硅波导与空气接触；在InP层、光电器件和探测器的表面沉积电极。如此，可以降低硅基光子集成的难度，可以缩小光子芯片的尺寸。
-
公开(公告)号：CN111223782A
公开(公告)日：2020-06-02
申请号：CN201911174463.9
申请日：2019-11-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法，通过键合和减薄，将非故意掺杂的氧化镓层转移到高掺杂、高导热的异质衬底上，通过对氧化镓层的表面处理及离子注入，可获得重掺氧化镓层，制备包括依次叠置异质衬底、氧化镓层及重掺氧化镓层的氧化镓半导体结构；在基于氧化镓半导体结构制备的垂直型氧化镓基功率器件中，由于中间层为较厚的氧化镓层，且相较于重掺氧化镓层，载流子浓度较低，设计上增加了器件的击穿电压，且由于高导热的异质衬底可提高器件的散热能力，其次器件多Fin的结构可提供大电流，对未来垂直型氧化镓基高功率器件的发展有极其重要的意义。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.038 seconds)
