-
公开(公告)号：CN102569070B
公开(公告)日：2015-06-24
申请号：CN201210075130.2
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334
Abstract: 本发明提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。
-
公开(公告)号：CN104599975A
公开(公告)日：2015-05-06
申请号：CN201510072456.3
申请日：2015-02-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/339 , H01L29/762 , H01L29/06
CPC classification number: H01L29/762 , H01L29/0603 , H01L29/0684 , H01L29/66431
Abstract: 本发明提供一种基于Metal/Insulator/AlGaN/GaN叠层MIS结构的负微分电阻器件及制备方法，所述负微分电阻器件包括：衬底；AlGaN/GaN异质结平台，位于所述衬底之上；欧姆接触电极，位于所述AlGaN/GaN异质结平台外围，退火后与AlGaN/GaN界面的二维电子气（2DEG）接触；绝缘层，位于所述AlGaN/GaN异质结平台之上；栅金属层，位于所述绝缘层之上；钝化层，覆盖于器件表面，并于所述欧姆接触电极及栅金属层对应位置具有开孔。本发明的结构中，肖特基发射电流被抑制，隧穿电流占总电流的主导，结合电子在GaN材料中的转移特性，使得I-V曲线呈现出负微分电阻效应。在低温下，这种效应进一步放大，电流峰谷比在-50℃时能达到3，相比传统的TED较高。
-
公开(公告)号：CN102623345B
公开(公告)日：2014-08-20
申请号：CN201210076934.4
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/266 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多N岛P沟道超结器件及其制备方法，所述的内嵌多N岛P沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的P型漂移区，位于所述P型漂移区一侧的N型体区，以及位于所述P型漂移区另一侧上的P型漏区，其中，所述P型漂移区中形成有多个互相间隔且平行排列的岛状N区，且各该岛状N区由P型源区朝P型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状N区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN102593007B
公开(公告)日：2014-08-20
申请号：CN201210076796.X
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多P岛N沟道超结器件及其制备方法，所述的内嵌多P岛N沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的N型漂移区，位于所述N型漂移区一侧的P型体区，以及位于所述N型漂移区另一侧上的N型漏区，其中，所述N型漂移区中形成有多个互相间隔且平行排列的岛状P区，且各该岛状P区由N型源区朝N型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状P区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN103021864A
公开(公告)日：2013-04-03
申请号：CN201210533276.7
申请日：2012-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/266 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种SOI RESURF超结器件结构及其制作方法，首先提供一SOI衬底；在该衬底的顶层硅上形成漂移区及源、漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口进行N型离子注入；退火；提供一横向设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连。本发明超结区的高浓度可以保证器件具备较低的开态电阻，RESURF区可以保证器件具备较高的耐压，改善了器件耐压和开态电阻之间的折衷关系，同时还可以降低器件耐压对于电荷不平衡的敏感度，提高器件可靠性。
-
Patent Agency Ranking
公开(公告)号：CN102760657A
公开(公告)日：2012-10-31
申请号：CN201210265019.X
申请日：2012-07-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种在InP衬底上制备高k栅介质薄膜和MIS电容的方法，该方法工艺简单，在利用PEALD工艺沉积高k栅介质薄膜之前通过等离子体原位处理对InP衬底进行钝化，改善了高k栅介质与InP衬底之间的界面特性，降低了费米能级钉扎效应的影响，并且在高k栅介质薄膜形成后利用氧等离子体原位后处理提高了高k薄膜的致密度和薄膜质量。同时，本发明在InP衬底上制备稳定的性质优良的高k栅介质薄膜基础上，并成功制作MIS电容结构，为后面验证高k栅介质薄膜的电学性能提供了基础。
-
公开(公告)号：CN105304689B
公开(公告)日：2018-09-25
申请号：CN201510772384.3
申请日：2015-11-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明的基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及其制作方法，将单层石墨烯转移到AlGaN表面，经过氟离子处理后绝缘，以此替代常规氮化物钝化层。然后在石墨烯上生长高k材料，两者共同作为栅介质，制备AlGaN/GaN金属‑绝缘层‑半导体（MIS）HEMT器件。石墨烯相比于传统钝化结构，具有物理厚度薄（亚纳米量级），附加阈值电压小的优点。同时，单层石墨烯也具有很好的隔离性能，防止生长高k材料的过程中，AlGaN表面被氧化而产生表面陷阱，以达到钝化的效果。另外，氟化过程能使石墨烯中引入负电荷，有利于HEMT器件的阈值电压正向移动，为实现增强型器件提供可能。本发明结构和方法简单，效果显著，在微电子与固体电子学技术领域具有广泛的应用前景。
-
公开(公告)号：CN105206689B
公开(公告)日：2017-06-27
申请号：CN201510599022.9
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/028 , H01L31/10 , H01L31/108
Abstract: 本发明提供一种基于薄膜半导体‑石墨烯异质结的光电探测器制备方法，包括步骤：首先，提供一衬底，在所述衬底表面两侧生长金属电极；然后在所述衬底及金属电极表面生长薄膜半导体层；接着，去除部分薄膜半导体层，暴露出其中一侧的金属电极以及部分衬底；接着在整个结构表面形成石墨烯层；最后，去除所述薄膜半导体层表面多余的石墨烯层，剩下的石墨烯层与所述薄膜半导体层接触，形成异质结。本发明通过ALD技术生长薄膜半导体与石墨形成异质结作为光电探测器的有源区，该结构可以制备在任意半导体、绝缘体、甚至柔性衬底上，易于硅基集成，且有效节约了工艺成本。
-
公开(公告)号：CN106158933A
公开(公告)日：2016-11-23
申请号：CN201510167697.6
申请日：2015-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/49 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/4958 , H01L29/66704 , H01L29/7825
Abstract: 本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。
-
公开(公告)号：CN105206689A
公开(公告)日：2015-12-30
申请号：CN201510599022.9
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/028 , H01L31/10 , H01L31/108
CPC classification number: H01L31/028 , H01L31/10 , H01L31/108
Abstract: 本发明提供一种基于薄膜半导体-石墨烯异质结的光电探测器制备方法，包括步骤：首先，提供一衬底，在所述衬底表面两侧生长金属电极；然后在所述衬底及金属电极表面生长薄膜半导体层；接着，去除部分薄膜半导体层，暴露出其中一侧的金属电极以及部分衬底；接着在整个结构表面形成石墨烯层；最后，去除所述薄膜半导体层表面多余的石墨烯层，剩下的石墨烯层与所述薄膜半导体层接触，形成异质结。本发明通过ALD技术生长薄膜半导体与石墨形成异质结作为光电探测器的有源区，该结构可以制备在任意半导体、绝缘体、甚至柔性衬底上，易于硅基集成，且有效节约了工艺成本。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.035 seconds)
