-
公开(公告)号：CN108807342A
公开(公告)日：2018-11-13
申请号：CN201810554473.4
申请日：2018-06-01
Applicant: 上海华力集成电路制造有限公司
IPC: H01L23/544 , H01L27/11519 , H01L27/11521
Abstract: 本发明公开了一种闪存浮栅极板间电容的晶圆允收测试图形，包括：多个呈条形结构且平行排列的有源区，在各有源区的正上方都设置有一条对应的浮栅，浮栅和有源区俯视面结构相同且自对准；控制栅，覆盖在晶圆允收测试图形区域内并呈一整块结构；两条以上金属线，各金属线呈和有源区垂直的条形结构且平行排列；金属线分成第一和二电极金属线并连接到第一和二衬垫；将浮栅按顺序编号，奇数编号的各浮栅通过通孔连接顶部对应的第一电极金属线，偶数编号的各浮栅通过通孔连接顶部对应的第二电极金属线。本发明能提高闪存浮栅极板间电容的测量的准确性以及具有成本较低的优点。
-
公开(公告)号：CN119603967A
公开(公告)日：2025-03-11
申请号：CN202411622737.7
申请日：2024-11-13
Applicant: 上海华力集成电路制造有限公司
IPC: H10B41/35
Abstract: 本发明公开了一种1.5T SONOS存储器的制造方法，包括：在底层结构上沉积选择栅材料层。形成硬质掩膜层。进行自对准刻蚀在控制栅结构的侧面形成选择栅，包括分步骤：进行无选择性的第一次BT刻蚀，将表面的硬质掩膜层去除并侧面形成侧墙保护结构。进行对选择栅材料层进行选择性刻蚀的第一次SL刻蚀，使暴露的选择栅材料层的顶部表面降低并增加选择栅材料层的顶部表面的平坦性。进行无选择性的第二次BT刻蚀，将选择栅材料层平坦的顶部表面下推并去除侧墙保护结构。进行对选择栅材料层进行选择性刻蚀的第二次SL刻蚀以形成选择栅并调节选择栅的高度和形貌。本发明能提升侧墙工艺形成的选择栅的侧面垂直度和尺寸的均一性，能提高工艺窗口，减少器件的尺寸。
-
公开(公告)号：CN119233641A
公开(公告)日：2024-12-31
申请号：CN202411622753.6
申请日：2024-11-13
Applicant: 上海华力集成电路制造有限公司
IPC: H10B41/35
Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种存储器结构及其制造方法。该方法包括以下步骤：提供半导体基底，半导体基底上形成存储区堆叠结构，相邻两个存储区堆叠结构之间形成间隔区；制作覆盖在存储区堆叠结构侧壁上的栅间隔离层和覆盖在半导体基底上的选择栅氧化层；在选择栅氧化层上制作形成选择栅多晶硅，选择栅多晶硅位于远离间隔区的存储区堆叠结构的一侧；沉积形成第一层间介质层，存储区堆叠结构和选择栅多晶硅位于第一层间介质层中；刻蚀去除存储区堆叠结构中的控制栅多晶硅形成容置腔；向容置腔中填充金属形成金属栅；沉积形成第二层间介质层，第二层间介质层覆盖金属栅和第一层间介质层。
-
公开(公告)号：CN114843172B
公开(公告)日：2024-12-20
申请号：CN202210459500.6
申请日：2022-04-27
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种SONOS存储器ONO光刻返工工艺集成方法，包括：提供待返工的晶圆，晶圆包括半导体基底、氧化层和氮化硅层及待剥离光刻胶层；采用干法工艺将大部分光刻胶层去除，再用湿法工艺将剩余的光刻胶层去除；二次形成光刻胶层，刻蚀去除选择栅区域以及外围逻辑区域的氮化硅层；采用湿法刻蚀工艺去除选择栅区域以及外围逻辑区域的氧化层，采用的化学溶液刻蚀量小于基准刻蚀量；去除二次形成的光刻胶层，进行预清洗，采用的化学溶液的清洗量大于基准清洗量；生长栅氧化层和阻挡氧化层。本发明通过调整湿法刻蚀工艺刻蚀量和栅氧化层预清洗量降低返工晶圆在湿法刻蚀过程中因化学溶液侧钻导致膜层损伤，保证可靠性。该返工工艺稳定可控，适合批量生产。
-
公开(公告)号：CN118073193A
公开(公告)日：2024-05-24
申请号：CN202410224502.6
申请日：2024-02-28
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/311 , H01L29/423 , H10B43/35
Abstract: 本发明提供一种改善嵌入式SONOS闪存选择管漏电的方法，提供衬底，在衬底上形成有浅沟槽隔离以定义出选择管、存储管的有源区；在有源区上形成选择管、存储管的掺杂阱；在选择管、存储管的有源区上形成第一目标厚度的栅氧化层；利用光刻、刻蚀减薄选择管上的栅氧化层至第二目标厚度，之后在选择管、存储管的栅氧化层上形成ONO层结构，之后在ONO层结构上形成选择管、存储管的栅极结构，使得选择管的漏电流不高于目标值。本发明通过减薄选择管栅中氧化层的厚度，进而降低了等效氧化层厚度，提高了选择管栅极的控制能力，能够改善选择管漏电。
-
Patent Agency Ranking
公开(公告)号：CN118073191A
公开(公告)日：2024-05-24
申请号：CN202410224397.6
申请日：2024-02-28
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/308 , H01L21/306 , H10B43/35
Abstract: 本发明提供一种SONOS存储器多晶硅栅的刻蚀工艺集成方法，提供衬底，衬底上至少包括一SONOS存储区，一选择管区和一外围逻辑区，SONOS存储区，选择管区和外围逻辑区上形成有第一栅介质层，SONOS存储区上的第一栅介质层上形成有第一栅极多晶硅层；在衬底上形成覆盖SONOS存储区，选择管区和外围逻辑区的第二栅介质层；利用淀积、研磨形成位于第二栅介质层上的第二栅极多晶硅层，在第二多晶层上依次形成第一、二硬掩膜层；利用光刻、刻蚀图形化第一、二硬掩膜层及其下方的第二栅极多晶硅层，以形成位于SONOS存储区，选择管区和外围逻辑区上的栅极结构；对衬底进行第一次多晶硅再氧化修复。本发明在不影响多晶硅栅刻蚀的情况下避免了高能量轻掺杂漏离子注入的影响。
-
公开(公告)号：CN116598197A
公开(公告)日：2023-08-15
申请号：CN202310747039.9
申请日：2023-06-21
Applicant: 上海华力集成电路制造有限公司
Abstract: 本申请提供一种嵌入式闪存栅氧化层工艺集成方法，包括：步骤S1，提供一衬底，对衬底进行预清洗处理；步骤S2，在衬底上一步同时形成位于I/O器件区的第一栅氧化层和位于核心器件区的第二栅氧化层，以实现I/O器件区的宽电压应用；步骤S3，在厚度相同的第一栅氧化层和第二栅氧化层上形成栅极材料层，然后在衬底上形成位于I/O器件区的第一栅极和位于核心器件区的第二栅极。相比现有的嵌入式闪存栅氧化层标准工艺，本申请提供的嵌入式闪存栅氧化层工艺集成方法节省一道反应前清洗、一道栅氧化层生长以及栅氧化层薄膜量测等工艺，可以实现嵌入式闪存产品栅氧化层生长及薄膜量测机台产能提高，达到降本增效的目的。
-
公开(公告)号：CN119947111A
公开(公告)日：2025-05-06
申请号：CN202510039615.3
申请日：2025-01-09
Applicant: 上海华力集成电路制造有限公司
Abstract: 本申请提供一种SONOS存储器件的制备方法，在制备方法中，在对控制栅区域的离子注入工艺之后的半导体结构执行湿法清洗工艺的前后，获取浅沟槽隔离结构的厚度前值、后值以及厚度差值，随后在形成ONO膜层之前，根据STI的厚度差值，执行预清洗工艺，以去除第二厚度的STI，以使STI的最终厚度等于其深度预设值。在预清洗工艺中，基于湿法清洗工艺中STI的刻蚀量，动态调整预清洗工艺中STI的刻蚀量，若刻蚀的第一厚度过少，则预清洗工艺增加刻蚀；若刻蚀的第一厚度刻蚀过多，则预清洗工艺减少刻蚀，保证STI最终深度等于深度预设值，避免了STI过高或过矮的问题，解决了晶圆面内发生线条状图形缺陷导致器件失效的问题。
-
公开(公告)号：CN119233639A
公开(公告)日：2024-12-31
申请号：CN202411622738.1
申请日：2024-11-13
Applicant: 上海华力集成电路制造有限公司
IPC: H10B41/35
Abstract: 本发明公开了一种SONOS存储器的制造方法，包括步骤：在半导体衬底上形成控制栅结构，控制栅结构的顶部表面上形成有硬质掩膜层。在控制栅结构的侧面形成第一侧墙。依次形成选择栅介质层和沉积选择栅导电材料层。对选择栅导电材料层进行无阻挡刻蚀。去除控制栅结构的第一侧面处保留的选择栅导电材料层，由保留在控制栅结构的第二侧面处的选择栅导电材料层和底部的选择栅介质层叠加形成选择栅结构。进行源漏注入形成源区和漏区，源区和选择栅结构的第二侧面自对准，漏区和控制栅结构的第一侧面处的第一侧墙的侧面自对准。本发明能降低器件的GIDL漏电，且工艺制造流程简单易控从而能达到提高产能和降低成本，还能使器件的尺寸进一步微缩。
-
公开(公告)号：CN117596886A
公开(公告)日：2024-02-23
申请号：CN202311371449.4
申请日：2023-10-20
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种提升SONOS存储器工作窗口的方法，提供衬底，衬底上具有形成SONOS存储器的有源区；将衬底设置在炉管中，在有源区上形成第一氧化层，第一氧化层为第一目标厚度；在炉管中通入硅源气体和氮源气体，在第一氧化层上形成氮化层，氮化层为第二目标厚度，氮化层中形成有目标数量的电子陷阱；在炉管中通入硅源气体，调整炉管中的薄膜生长条件，在氮化层上形成第二氧化层，第一、二氧化层和氮化层组成第一ONO层，第二氧化层为第三目标厚度且其厚度均一性符合预设目标，使得第二氧化层形成后，氮化层中电子陷阱的数量符合预设数量。本发明减少了ONO层氮化物层内存储电荷陷阱修复，使得SONOS器件工作窗口增加。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.028 seconds)
