公开(公告)号：CN105097798A

公开(公告)日：2015-11-25

申请号：CN201410216652.9

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 张炯 ,  施子涛 ,  徐帆 ,  程玉华

IPC: H01L27/02 ,  H01L23/60

Abstract: 本发明提供一种用于集成电路ESD保护的双向可控硅静电保护器件及系统。该ESD保护器件为2端口（A和K）的SCR器件，由结构包含五层（N1P2N3P4N5）结构中包含一个PNP三极管和2个NPN三极管，以及其中的串联寄生电阻。器件中间包含两个内建的NMOS管器件来降低器件的开启电压。使用该器件的全新篇静电保护系统较传统使用单向静电保护器件的系统相比在每个I/O管脚只需要使用一半数目的静电保护器件：在输入端或输出端分别只有两个该类型器件分别连接电源端和地端，从而完成被保护电路的全芯片静电保护。

公开(公告)号：CN105097732A

公开(公告)日：2015-11-25

申请号：CN201410216640.6

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 徐帆 ,  陈昭 ,  蒋乐乐

IPC: H01L23/373 ,  H01L23/367 ,  H01L21/762

Abstract: 一种用于减小自加热效应的SOI高压结构，本发明公开了该结构的原理示意图及其制造方法，以减弱SOI高压结构中埋层存在的自加热效应。其中该结构，包括通常的传统的SOI高压结构以及由新材料以不同于传统埋层结构的新型埋层。该材料在不影响或者少量影响器件其他原有属性的情况下，明显降低了自加热效应。该专利包括这种新型结构的材料、结构以及制备方法。

公开(公告)号：CN105095550A

公开(公告)日：2015-11-25

申请号：CN201410216636.X

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 张炯 ,  熊涛 ,  徐帆 ,  程玉华

IPC: G06F17/50

Abstract: 本发明提供了大尺寸匹配晶体管参数化模块单元，以提高绘制版图的效率，改善版图的稳定性，其中所述的带参数的大尺寸匹配晶体管模块单元，由两个固定匹配连接关系的晶体管组成。

公开(公告)号：CN105097928A

公开(公告)日：2015-11-25

申请号：CN201410216651.4

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 徐帆 ,  牟志强 ,  蒋乐乐

IPC: H01L29/78 ,  H01L29/06

Abstract: 本文公开了一种提高SOI器件击穿电压的器件新结构，其中主要包括埋层结构，埋氧层在源端和漏端成U型。利用U型埋氧层在大的漏端电压时正电荷不易被抽走提高击穿电压；源端U型介质埋氧层在漏端电压较大时保证击穿不会发生在p阱和漂移区形成的耗尽区，漏端U型介质埋层通过积累大量正电荷来提高击穿电压。

公开(公告)号：CN105097925A

公开(公告)日：2015-11-25

申请号：CN201410216641.0

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 徐帆 ,  花银东 ,  蒋乐乐

IPC: H01L29/78 ,  H01L29/10

Abstract: 本发明提出了一种新的SOI LDMOS器件结构，该结构包括半导体衬底层，介质埋层，顶层硅以及场氧层。其中介质埋层采用低K介质材料，顶层硅中漂移区采用分区梯级掺杂，漂移区上表面淀积场氧层，器件栅、漏级采用场板技术。

公开(公告)号：CN105097642A

公开(公告)日：2015-11-25

申请号：CN201410216627.0

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 徐帆 ,  张立君 ,  程玉华

IPC: H01L21/762

Abstract: 本发明公开了半导体SOI高压器件结构及其制造方法，以改善其散热性能。其中该散热性能较好的SOI器件结构，包括改变高压SOI器件场氧化层所用材料，利用不同材料的热导率及介电常数差异，在不改变器件尺寸且不对SOI三层结构部分做改动的条件下，可以有效改善SOI高压器件散热性能。

公开(公告)号：CN105095551A

公开(公告)日：2015-11-25

申请号：CN201410216649.7

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 张炯 ,  蒋乐乐 ,  徐帆 ,  程玉华

IPC: G06F17/50

Abstract: 本发明提出了一种面向SOI工艺的供电电源电压的系统级优化方法，对基于SOI工艺的电路芯片在早期设计阶段进行考虑热效应的供电电源电压的优化设计，其主要步骤包括：芯片热模型的建立；芯片总功耗模型的建立；功耗关于和温度作为自变量的函数表达式；经由热模型建立与的自相关方程；建立温度意识的时延模型；定义有关时延与功耗的优化函数FOM；通过计算FOM的最小值从而求得的最优值。本发明的有益成果是，考虑了温度对SOI工艺下的芯片的功耗和电路性能的影响，在此基础上，对电源供电电压进行系统级的优化以最大化电路性能及最小化电路功耗。该优化方法的价值是尽可能早地以定量方式看到优化结果，以助于设计者的初期架构。

公开(公告)号：CN105093003A

公开(公告)日：2015-11-25

申请号：CN201410216906.7

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 徐帆 ,  陈曦 ,  张翼 ,  程玉华

IPC: G01R31/00

Abstract: 本发明提出了一种高压环境对标准单元库影响的测试方法，考虑到SOI低压与高压器件共存的工作环境，该方法通过测量被测单元的延迟和信号的波动，实现对高压环境下，单元工作情况的检测。通过设置高压器件与低压器件的多种距离，以及通过缓冲器设置高压器件的开启时刻，测试高压环境对测试单元的不同种类的影响。在测试芯片中添加选择器来减少PAD的个数，达到了减少芯片面积的目的。

公开(公告)号：CN105097924A

公开(公告)日：2015-11-25

申请号：CN201410216638.9

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 徐帆 ,  徐晓威 ,  刘志东 ,  程玉华

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/265

Abstract: 本发明公开了DMOS结构及其制造方法，以提高击穿电压，其中该DMOS结构，包括漂移区及位于漂移区中的阱，该阱与漂移区的极型相反，该阱的粒子注入面轮廓线全部或部分是曲线。该方法包括在该漂移区中注入粒子形成阱的步骤，其中注入的粒子需使得该阱的极型和漂移区极型相反，在该步骤中采用的粒子注入表面轮廓线全部或部分是曲线。

公开(公告)号：CN105095549A

公开(公告)日：2015-11-25

申请号：CN201410216635.5

申请日：2014-05-22

Applicant: 上海北京大学微电子研究院

Inventor： 张炯 ,  熊涛 ,  徐帆 ,  程玉华

IPC: G06F17/50

Abstract: 本发明提供了小尺寸匹配晶体管参数化模块单元，以提高绘制版图的效率，改善版图的稳定性，其中所述的带参数的小尺寸匹配晶体管模块单元，由两个固定匹配连接关系的晶体管组成。