公开(公告)号：CN116313887A

公开(公告)日：2023-06-23

申请号：CN202211612934.1

申请日：2022-12-15

Applicant: 三菱电机株式会社

Inventor： 上野和起 ,  山下钦也 ,  高木保志

IPC: H01L21/67

Abstract: 本发明涉及半导体制造装置，目的在于提供半导体芯片角的切割带剥离容易推进的半导体制造装置。本发明的半导体制造装置具有拾取台，该拾取台具有使四边形的半导体芯片升降的机构，拾取台在四角具有第一上推块。第一上推块构成为具有：与半导体芯片的一条边平行的第一边；与半导体芯片的另一条边平行的第二边；以及偏移部，其形成为在第一边与所述第二边之间与第一边和第二边各自的延长线的交点相比向内侧偏移。

公开(公告)号：CN112086509A

公开(公告)日：2020-12-15

申请号：CN202010512859.6

申请日：2020-06-08

Applicant: 三菱电机株式会社

Inventor： 松野吉德 ,  高木保志 ,  田口健介 ,  宫崎光介

IPC: H01L29/417 ,  H01L29/47 ,  H01L29/872 ,  H01L21/28 ,  H01L21/329

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。目的在于提供能够提高半导体装置的可靠性的技术。半导体装置具有：绝缘层，其配置于终端区域侧的第1杂质层及第2杂质层之上；金属化层，其配置于从绝缘层露出的第1杂质层及第2杂质层之上、以及绝缘层之上；以及电极，其配置于金属化层之上。在俯视观察时，金属化层的终端区域侧的第1端部的位置与电极的终端区域侧的第2端部的位置相同。

公开(公告)号：CN109585535A

公开(公告)日：2019-04-05

申请号：CN201811116887.5

申请日：2018-09-21

Applicant: 三菱电机株式会社

Inventor： 富永贵亮 ,  高木保志 ,  樽井阳一郎 ,  日野史郎

IPC: H01L29/16 ,  H01L29/423

Abstract: 本发明的目的在于提供能够抑制栅极和源极的短路的碳化硅半导体装置。特征在于具备：碳化硅半导体基板，其具有在漂移层的一部分表层部形成的p型阱区域；绝缘膜，其设置于该阱区域之上；栅极内置电阻，其是由在该绝缘膜之上与该绝缘膜接触的多晶硅形成的；层间绝缘膜，其形成于该栅极内置电阻之上；栅极接触配线，其与栅极焊盘连接，形成于该层间绝缘膜之上；栅极配线，其在该层间绝缘膜之上，与该栅极接触配线分离地设置；第1栅极接触部，其将该栅极接触配线和该栅极内置电阻电连接；以及第2栅极接触部，其将该栅极配线和该栅极内置电阻电连接。

公开(公告)号：CN109417019A

公开(公告)日：2019-03-01

申请号：CN201680087344.8

申请日：2016-07-04

Applicant: 三菱电机株式会社

Inventor： 高木保志 ,  末川英介 ,  田所千广

IPC: H01L21/02 ,  G03F7/20 ,  H01L21/66

Abstract: 在晶片工艺中，在晶片(W1)以及监视晶片(W2)同时以相同的生长条件分别形成多晶硅膜(P1、P2)。对在监视晶片(W2)形成的多晶硅膜(P2)的膜厚和磷浓度的至少一者进行测定而得到测定值。基于测定值而选择多个掩模图案(A、B、C)中的1个，使用所选择的掩模图案对在晶片(W1)形成的多晶硅膜(P1)进行蚀刻而形成多晶硅电阻(5)。