-
公开(公告)号：CN112786692B
公开(公告)日：2024-06-21
申请号：CN202011202590.8
申请日：2020-11-02
Applicant: 三菱电机株式会社
IPC: H01L29/45 , H01L29/861 , H01L21/329
Abstract: 本发明的目的在于提供能够降低接通电压的半导体装置及其制造方法。本发明涉及的半导体装置具有：Si衬底(2)；p型阳极层(4)，其设置于Si衬底(2)的表面；阳极电极(5)，其设置于p型阳极层(4)之上；n型阴极层(6)以及p型阴极层(7)，它们在Si衬底(2)的背面以彼此相邻的方式设置；Al合金层(8)，其设置于n型阴极层(6)之上，包含Si；以及Al合金层(9)，其设置于p型阴极层(7)之上，包含Si，n型阴极层(6)的杂质浓度大于或等于1E19cm‑3，p型阴极层(7)的杂质浓度小于或等于n型阴极层(6)的杂质浓度的10％。
-
公开(公告)号：CN116646405A
公开(公告)日：2023-08-25
申请号：CN202310131181.0
申请日：2023-02-17
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L29/868 , H01L21/329 , H01L29/06 , H01L29/30 , H01L29/36
Abstract: 本发明的目的在于在功率半导体装置中将接通电压与通断损耗之间的折衷特性向高速侧进行移动而不依赖于载流子寿命控制方法，并且实现低断开损耗及高温动作。就RFC二极管(1001)而言，半导体衬底(20)具有n‑漂移层(7)、n缓冲层(8)和在n缓冲层(8)与第二金属层(11)之间与两者接触地设置的扩散层。扩散层在二极管区域(31)具有与n缓冲层(8)及第二金属层(11)接触地设置的n+阴极层(90)。n+阴极层(90)具有：第一n+阴极层(91)，其与第二金属层(11)接触；以及第二n+阴极层(92)，其在第一n+阴极层(91)与n缓冲层(8)之间与n缓冲层(8)接触地设置。第一n+阴极层(91)的晶体缺陷密度高于其它扩散层的晶体缺陷密度。
-
公开(公告)号：CN116013979A
公开(公告)日：2023-04-25
申请号：CN202211259363.8
申请日：2022-10-14
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L23/00 , H01L21/331
Abstract: 本发明的目的在于提供能够对耐压及耐湿的降低进行抑制的半导体装置。本发明涉及的半导体装置具有：P层；绝缘膜；电极；多个P‑层，其设置于P层的末端区域侧；N‑层，其设置于P‑层的末端区域侧；N++层，其设置于N‑层的末端区域侧；绝缘膜，其在N‑层及N++层之上连续地设置；电极，其在绝缘膜及N++层之上连续地设置；高介电常数层，其至少设置于各P‑层之上；以及低介电常数层，其设置于高介电常数层之上，绝缘膜的有源区域侧的端部与最靠末端区域侧的P‑层的末端区域侧的端部之间的间隔大于0μm且小于或等于10μm，绝缘膜的有源区域侧的端部与电极的有源区域侧的端部之间的间隔大于或等于50μm。
-
公开(公告)号：CN114078962A
公开(公告)日：2022-02-22
申请号：CN202110928731.2
申请日：2021-08-13
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 提供具有缓冲层的半导体装置，该缓冲层能够缓和地阻止电压施加时的耗尽层的延伸，并且能够使用低浓度的质子而实现。半导体装置具有：N型漂移层(1)，设置于半导体基板(20)的第1主面与第2主面之间；及N型缓冲层(10)，设置于N型漂移层(1)与第1主面之间，杂质峰值浓度比N型漂移层高。N型缓冲层具有从第1主面侧起依次配置有第1缓冲层(101)、第2缓冲层(102)、第3缓冲层(103)及第4缓冲层(104)的构造。如果将第1缓冲层的杂质峰值位置与第2缓冲层的杂质峰值位置之间的距离设为L12，将第2缓冲层的杂质峰值位置与第3缓冲层的杂质峰值位置之间的距离设为L23，则满足L23/L12≥3.5的关系。
-
Patent Agency Ranking
公开(公告)号：CN108574015A
公开(公告)日：2018-09-25
申请号：CN201810203934.3
申请日：2018-03-13
Applicant: 三菱电机株式会社
Inventor： 田中香次
IPC: H01L29/861 , H01L29/06 , H02M1/00
Abstract: 本发明的目的是提供可不依赖于寿命控制而对VF-EREC折衷特性进行调整的半导体装置以及具有该半导体装置的电力变换装置。本发明涉及的半导体装置具有n型阴极层(5)、p型阴极层(6)及包含施主杂质及受主杂质的p-型阳极层(3)，n型阴极层(5)的厚度大于等于p型阴极层(6)的厚度，p型阳极层(2)的厚度大于等于p-型阳极层(3)的厚度，n型阴极层(5)的施主杂质浓度大于等于p型阴极层(6)的受主杂质浓度，p型阳极层(2)的受主杂质浓度大于等于p-型阳极层(3)的施主杂质浓度，p-型阳极层(3)的受主杂质浓度大于等于p-型阳极层(3)的施主杂质浓度，p-型阳极层(3)的施主杂质浓度大于等于n-型漂移层(1)的施主杂质浓度。
-
公开(公告)号：CN114078962B
公开(公告)日：2024-09-24
申请号：CN202110928731.2
申请日：2021-08-13
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 提供具有缓冲层的半导体装置，该缓冲层能够缓和地阻止电压施加时的耗尽层的延伸，并且能够使用低浓度的质子而实现。半导体装置具有：N型漂移层(1)，设置于半导体基板(20)的第1主面与第2主面之间；及N型缓冲层(10)，设置于N型漂移层(1)与第1主面之间，杂质峰值浓度比N型漂移层高。N型缓冲层具有从第1主面侧起依次配置有第1缓冲层(101)、第2缓冲层(102)、第3缓冲层(103)及第4缓冲层(104)的构造。如果将第1缓冲层的杂质峰值位置与第2缓冲层的杂质峰值位置之间的距离设为L12，将第2缓冲层的杂质峰值位置与第3缓冲层的杂质峰值位置之间的距离设为L23，则满足L23/L12≥3.5的关系。
-
公开(公告)号：CN116264247A
公开(公告)日：2023-06-16
申请号：CN202211581116.X
申请日：2022-12-09
Applicant: 三菱电机株式会社
IPC: H01L29/40 , H01L29/739
Abstract: 使具有以铜为主要成分的电极和由有机树脂构成的保护膜的半导体装置的可靠性提高。半导体装置具有：金属电极即发射极电极(14)，其形成于半导体基板(30)之上；第1钝化膜(20)，其由有机树脂之外的材料构成，将发射极电极(14)的一部分覆盖；以及第2钝化膜(21)，其由有机树脂构成，隔着第1钝化膜(20)将发射极电极(14)的一部分覆盖。在发射极电极(14)之上，形成有与发射极电极(14)的没有被第1钝化膜(20)覆盖的部分连接的以铜为主要成分的铜电极(22)。第2钝化膜(21)与铜电极(22)分离。
-
公开(公告)号：CN115966600A
公开(公告)日：2023-04-14
申请号：CN202211229666.5
申请日：2022-10-08
Applicant: 三菱电机株式会社
IPC: H01L29/417 , H01L29/49 , H01L29/739 , H01L21/331
Abstract: 目的在于得到能够抑制对半导体基板的损伤的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有：半导体基板；第1金属层，其设置于所述半导体基板之上；第2金属层，其设置于所述第1金属层之上，材料包含Ni；以及第3金属层，其设置于所述第2金属层之上，材料包含Cu或Ni，所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，所述第3金属层比所述第1金属层硬。
-
公开(公告)号：CN114695513A
公开(公告)日：2022-07-01
申请号：CN202111589063.1
申请日：2021-12-23
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/739 , H01L29/861 , H01L21/329 , H01L21/331
Abstract: 得到耐压高、生产率优异、能够抑制恢复或截止时的浪涌电压的半导体装置及其制造方法。被注入质子、比漂移层(2)浓度高的第1缓冲层(7)设置于漂移层(2)与第2扩散层(5)之间。比漂移层(2)浓度高的第2缓冲层(8)设置于第1缓冲层(7)与第2扩散层(5)之间。第2缓冲层(8)的峰值浓度比第1缓冲层(7)的峰值浓度高。第1缓冲层(7)的杂质浓度朝向背面而逐渐减小。将从第1缓冲层(7)的峰值位置至漂移层(2)与第1缓冲层(7)的边界为止的长度设为Xa，将从峰值位置至第1缓冲层(7)与第2缓冲层(8)的边界为止的长度设为Xb，Xb＞5Xa。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.025 seconds)
