公开(公告)号：CN115101596A

公开(公告)日：2022-09-23

申请号：CN202210710800.7

申请日：2018-02-22

Applicant: 三菱电机株式会社

Inventor： 八田英之 ,  日野史郎 ,  贞松康史 ,  永久雄一

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16 ,  H01L29/417 ,  H01L29/47 ,  H01L27/06 ,  H02M7/48

Abstract: 本申请涉及碳化硅半导体装置以及电力变换装置。在内置肖特基二极管的SiC－MOSFET中，有时形成于末端部的第2阱区域进行双极型通电而末端部的耐压下降。在内置肖特基二极管的SiC－MOSFET中，在形成于末端部的栅极焊盘的下部的第2阱区域上设置与第2阱区域进行肖特基连接等非欧姆连接的源极电极。第2阱区域不与源极电极进行欧姆连接，从而抑制末端部的耐压下降。

公开(公告)号：CN110337725B

公开(公告)日：2022-08-05

申请号：CN201880012296.5

申请日：2018-02-22

Applicant: 三菱电机株式会社

Inventor： 永久雄一 ,  日野史郎 ,  贞松康史 ,  八田英之 ,  川原洸太朗

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/872

Abstract: 在内置肖特基二极管的SiC‑MOSFET中，有时形成于终端部的第2阱区域双极性通电而耐压降低。在内置肖特基二极管的SiC‑MOSFET中，在形成于终端部的第2阱区域上，设置与第2阱区域肖特基连接的导电性层，使导电性层与MOSFET的源电极电连接。设置仅使导电性层和源电极连接的导电性层接触孔。

公开(公告)号：CN111480239B

公开(公告)日：2023-09-15

申请号：CN201880079668.6

申请日：2018-12-18

Applicant: 三菱电机株式会社

Inventor： 日野史郎 ,  永久雄一 ,  贞松康史 ,  八田英之 ,  川原洸太朗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/872

Abstract: 在内置有肖特基二极管的SiC－MOSFET中，有时形成于终端部的第2阱区域进行双极型通电而耐压下降。在本发明中，在内置有肖特基二极管的SiC－MOSFET中，使形成于终端部的第2阱区域与源极电极非欧姆连接，在形成于隔着栅极绝缘膜而与栅极电极对置的区域的第2阱区域的表层部形成杂质浓度比第2阱区域低的电场缓和层。

公开(公告)号：CN110352497B

公开(公告)日：2022-05-13

申请号：CN201880010571.X

申请日：2018-02-22

Applicant: 三菱电机株式会社

Inventor： 八田英之 ,  日野史郎 ,  贞松康史 ,  永久雄一

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/872

Abstract: 在内置肖特基二极管的SiC－MOSFET中，有时形成于末端部的第2阱区域进行双极型通电而末端部的耐压下降。在内置肖特基二极管的SiC－MOSFET中，在形成于末端部的栅极焊盘的下部的第2阱区域上设置与第2阱区域进行肖特基连接等非欧姆连接的源极电极。第2阱区域不与源极电极进行欧姆连接，从而抑制末端部的耐压下降。

公开(公告)号：CN111466031A

公开(公告)日：2020-07-28

申请号：CN201880078526.8

申请日：2018-08-23

Applicant: 三菱电机株式会社

Inventor： 永久雄一 ,  日野史郎 ,  八田英之 ,  贞松康史

IPC: H01L29/06 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

Abstract: 在内置肖特基二极管的SiC-MOSFET中，有时无法充分降低向终端区域的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC-MOSFET中，在最接近终端区域的活性区域的阱区域与终端区域的阱区域之间的离开区域之上，隔着膜厚比活性区域的栅极绝缘膜大的第2绝缘膜设置栅极电极，第2阱区域未与源极电极欧姆连接，从而防止元件的可靠性降低。

公开(公告)号：CN110352497A

公开(公告)日：2019-10-18

申请号：CN201880010571.X

申请日：2018-02-22

Applicant: 三菱电机株式会社

Inventor： 八田英之 ,  日野史郎 ,  贞松康史 ,  永久雄一

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/872

Abstract: 在内置肖特基二极管的SiC－MOSFET中，有时形成于末端部的第2阱区域进行双极型通电而末端部的耐压下降。在内置肖特基二极管的SiC－MOSFET中，在形成于末端部的栅极焊盘的下部的第2阱区域上设置与第2阱区域进行肖特基连接等非欧姆连接的源极电极。第2阱区域不与源极电极进行欧姆连接，从而抑制末端部的耐压下降。

公开(公告)号：CN110337725A

公开(公告)日：2019-10-15

申请号：CN201880012296.5

申请日：2018-02-22

Applicant: 三菱电机株式会社

Inventor： 永久雄一 ,  日野史郎 ,  贞松康史 ,  八田英之 ,  川原洸太朗

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/872

Abstract: 在内置肖特基二极管的SiC-MOSFET中，有时形成于终端部的第2阱区域双极性通电而耐压降低。在内置肖特基二极管的SiC-MOSFET中，在形成于终端部的第2阱区域上，设置与第2阱区域肖特基连接的导电性层，使导电性层与MOSFET的源电极电连接。设置仅使导电性层和源电极连接的导电性层接触孔。

公开(公告)号：CN108886038A

公开(公告)日：2018-11-23

申请号：CN201680084166.3

申请日：2016-04-11

Applicant: 三菱电机株式会社

Inventor： 日野史郎 ,  贞松康史 ,  八田英之 ,  永久雄一 ,  海老原洪平

IPC: H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 本申请说明书公开的技术涉及有效地抑制堆垛层错的产生所引起的正向电压的偏移的技术。与本技术相关的半导体装置具备：第2导电类型的第1阱区域(31)；第2导电类型的第2阱区域(32)，在俯视时夹着多个第1阱区域整体而设置，面积比各个第1阱区域大；第2导电类型的第3阱区域(33)，在俯视时夹着第2阱区域而设置，面积比第2阱区域大；以及第1导电类型的分断区域(25)，设置于第2阱区域与第3阱区域之间且上表面与绝缘体接触。

公开(公告)号：CN119521721A

公开(公告)日：2025-02-25

申请号：CN202410997036.5

申请日：2024-07-24

Applicant: 三菱电机株式会社

Inventor： 永久雄一 ,  足立亘平

IPC: H10D30/63 ,  H10D62/10 ,  H10D62/17 ,  H10D30/01

Abstract: 本发明的目的在于提供一种能够提高半导体装置的可靠性的技术。半导体装置具备：主体区域，设置于漂移层与源极区域之间以及漂移层与接触区域之间，第2导电型的杂质浓度比接触区域低，并具有第2导电型；和沟道层，设置于贯通源极区域、接触区域以及主体区域而到达漂移层的沟槽的内面中的至少与接触区域对应的部分上，且结晶缺陷比接触区域少。

公开(公告)号：CN117693822A

公开(公告)日：2024-03-12

申请号：CN202180100410.1

申请日：2021-07-15

Applicant: 三菱电机株式会社

Inventor： 永久雄一 ,  富永贵亮 ,  福井裕

IPC: H01L29/78 ,  H01L29/739

Abstract: 本公开的目的在于在具有SJ构造及绝缘栅构造的碳化硅半导体装置中，在柱体区域实现低电阻的接触，抑制耐压的偏差，降低沟道电阻及JFET电阻。SJ‑SiC‑MOSFET(101)具备SJ区域(90)和SJ区域(90)的上表面上的MOSFET区域(91)。SJ区域(90)具备在与第1主面平行的第1方向上延伸、并在与第1主面平行且与第1方向垂直的第2方向上交替排列的n型的多个第1柱体区域(21)及p型的多个第2柱体区域(30)。MOSFET区域(91)具备在第2方向上延伸、并在第1方向上以比作为第2柱体区域(30)的重复周期的第1重复周期(d1)短的第2重复周期(d2)排列且与第2柱体区域(30)连接的由p型的碳化硅构成的多个BPW区域(31)。