公开(公告)号：CN1292438C

公开(公告)日：2006-12-27

申请号：CN03130943.7

申请日：2003-05-09

Applicant: 三菱电机株式会社

Inventor： 日高秀人 ,  石川正敏 ,  大石司

IPC: G11C11/15

CPC classification number: G11C11/16

Abstract: 作为与读出电流路径连接的晶体管组的1个的MTJ存储单元中的存取晶体管(ATR)使用在半导体衬底SUB上的绝缘膜(200)上形成的半导体层(205)来制造，包含杂质区(110、120)、栅区(130)和体区(210)。即，为了削减其关断漏泄电流，用SOI(绝缘体上的硅)结构来制造存取晶体管(ATR)。

公开(公告)号：CN1267994C

公开(公告)日：2006-08-02

申请号：CN02107979.X

申请日：1997-09-04

Applicant: 三菱电机株式会社

Inventor： 安田宪一 ,  濑户川润 ,  大石司

IPC: H01L27/00

CPC classification number: G11C5/14 ,  G11C5/147

Abstract: 提供具有高效率地配置的内部电源电路的半导体装置。在半导体芯片(1)的半导体装置形成区域(10)中配置基准电压发生电路和备用降压电路，配置包含邻接于实际消耗电流的电路区、在运行周期时工作的运行降压电路的区域(12a、12b、11)。与将备用降压电路和运行降压电路都配置在各电流消耗电路附近的结构相比，可以抑制面积的增加，可以高效率地配置内部电源电路。

公开(公告)号：CN1482616A

公开(公告)日：2004-03-17

申请号：CN03131290.X

申请日：2003-05-13

Applicant: 三菱电机株式会社

Inventor： 日高秀人 ,  石川正敏 ,  大石司

IPC: G11C11/15

CPC classification number: G11C11/16

Abstract: 作为连接到读出电流路径上的晶体管组的1个的MTJ存储单元中的存取晶体管(ATR)用表面沟道型场效应晶体管来构成。表面沟道型场效应晶体管与埋入沟道型场效应晶体管相比，其沟道电阻低，可减轻读出电流路径的RC负载。伴随于此，可进行高速的数据读出。

公开(公告)号：CN1477638A

公开(公告)日：2004-02-25

申请号：CN03122096.7

申请日：2003-04-21

Applicant: 三菱电机株式会社

Inventor： 大石司

IPC: G11C11/15

CPC classification number: G11C11/16

Abstract: 本发明提供一种薄膜磁性体存储器，对应MTJ存储单元的各列设置位线(BL)。另一方面，对应MTJ存储单元的各行设置作为读出选择线用的字线(WL)与作为写入选择线用的写入数位线(WDL)。并且独立设置字线译码器(20r)与数据线译码器(20w)，前者根据读出端口(2)上输入的读出地址(ADDr)有选择地激活字线(WL)，后者根据写入端口(3)上输入的写入地址(ADDw)有选择地激活写入数位线(WDL)。

公开(公告)号：CN1467741A

公开(公告)日：2004-01-14

申请号：CN03106631.3

申请日：2003-02-27

Applicant: 三菱电机株式会社

Inventor： 大石司 ,  日高秀人

IPC: G11C11/15 ,  G11C7/00

CPC classification number: G11C7/1051 ,  G11C7/06 ,  G11C11/16 ,  G11C29/02 ,  G11C29/026 ,  G11C29/028

Abstract: 数据读出时，来自电流供给晶体管(105)的电流通过选择存储单元及数据线(DIO)。另外，不破坏存储数据的电平大小的偏磁场被加在选择存储单元上。通过施加偏磁场，用读出放大器(120)放大选择存储单元的电阻对应于存储数据电平的极性变化前后的数据线电压差，只对选择存储单元进行存取，进行数据读出。另外，由于在数据线(DIO)和读出放大器(120)之间用电容器(110)进行绝缘，所以能与存储单元的磁化特性隔离，使读出放大器在最佳输入电压范围内工作。

公开(公告)号：CN1448944A

公开(公告)日：2003-10-15

申请号：CN02155788.8

申请日：2002-12-03

Applicant: 三菱电机株式会社 ,  三菱电机工程株式会社

Inventor： 谷崎弘晃 ,  日高秀人 ,  辻高晴 ,  大石司

IPC: G11C11/15

CPC classification number: G11C7/062 ,  G11C7/14 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4099 ,  G11C2207/2281

Abstract: 在存储阵列(10)内连续地设置标准存储单元(MC)和伪单元(DMC)。数据读出时，第一与第二数据线(LIO、LIOr)分别连接选择存储单元与伪单元，其中通过差动放大器(60)的工作电流。在第一与第二数据线(LIO、LIOr)的通过电流之间，加上对应于来自电压发生电路(55、56)的第一与第二偏置控制电压(Vofd、Vofr)之电压差的偏置；通过伪单元的基准电流(Iref)被设于通过选择存储单元的数据读出电流(Idat)的对应于存储数据的两种电平之间的中间电平上。

公开(公告)号：CN1444284A

公开(公告)日：2003-09-24

申请号：CN02149920.9

申请日：2002-11-08

Applicant: 三菱电机株式会社

Inventor： 大石司

IPC: H01L27/115 ,  G11C11/34 ,  G11C16/02 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  G11C5/063 ,  G11C16/0475 ,  G11C16/0491 ,  G11C16/24 ,  G11C16/30 ,  H01L27/115

Abstract: 在对相邻的存储单元阵列块的每一个内的特定的存储单元写入数据的情况下，通过开关控制电路及供给电路，对被连接在一方的存储单元阵列块内的特定的存储单元上的第1及第2位线中的第1位线供给第1规定电位，对第2位线供给第2规定电位。并且，对另一方的存储单元阵列块内的第2位线供给第1规定电位，对第1位线供给第2规定电位。因此，该半导体存储器既可抑制写入时产生的不需要的电流，又能提高生产率。

公开(公告)号：CN1104052C

公开(公告)日：2003-03-26

申请号：CN97118410.0

申请日：1997-09-04

Applicant: 三菱电机株式会社

Inventor： 安田宪一 ,  濑户川润 ,  大石司

IPC: H01L27/04

CPC classification number: G11C5/14 ,  G11C5/147

Abstract: 提供具有高效率地配置的内部电源电路的半导体装置。在半导体芯片(1)的半导体装置形成区域(10)中配置基准电压发生电路和备用降压电路，配置包含邻接于实际消耗电流的电路区、在运行周期时工作的运行降压电路的区域(12a、12b、11)。与将备用降压电路和运行降压电路都配置在各电流消耗电路附近的结构相比，可以抑制面积的增加，可以高效率地配置内部电源电路。

公开(公告)号：CN1371099A

公开(公告)日：2002-09-25

申请号：CN01143373.6

申请日：2001-12-21

Applicant: 三菱电机株式会社

Inventor： 大谷顺 ,  大石司 ,  日高秀人 ,  河越知也

IPC: G11C7/24 ,  G11C29/00

CPC classification number: G11C29/72 ,  G11C29/44

Abstract: 本发明的课题是,对于多个DRAM芯(100.1～100.n)共同地设置内建自测试电路(300)和内建冗余解析电路(400)。内建冗余解析电路(400)根据来自内建自测试电路(300)的地址信号和有缺陷存储单元的检测结果,决定应该用各多个预备存储单元行和预备存储单元列置换的有缺陷地址。内建冗余解析电路(400)根据成为测试对象的DRAM芯的容量,限制存储有缺陷地址的地址存储电路的有效使用区域。

公开(公告)号：CN100361230C

公开(公告)日：2008-01-09

申请号：CN03152245.9

申请日：2003-07-28

Applicant: 三菱电机株式会社

Inventor： 大石司

IPC: G11C11/15 ,  G11C7/00

CPC classification number: G11C11/15

Abstract: 在MRAM器件中，将存储块(MB)分为四个区(A～D)，对应于四个区(A～D)分别设置四个恒流电路(13～16)。位线驱动器(10～12)从四个区(A～D)按每区两条选择八条位线(BL)，在各位线(BL)上流入对应于该位线(BL)的恒流电路的输出电流。因此，能够稳定流入位线(BL)的写入电流，且能够进行稳定的数据写入。