半导体的制造方法
    11.
    发明公开

    公开(公告)号:CN110476224A

    公开(公告)日:2019-11-19

    申请号:CN201780089207.2

    申请日:2017-04-07

    Abstract: 在晶片(W1)的背面(W1b)形成有环状的凸起部(X1)。在背面(W1b)朝上的晶片(W1)的凸起部(X1)得到了支撑的状态下,通过刀片(BL1)从该晶片(W1)的表面(W1a)侧切断该晶片(W1)。

    半导体装置
    12.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117242580A

    公开(公告)日:2023-12-15

    申请号:CN202180097332.4

    申请日:2021-04-26

    Abstract: 半导体基板(1)具有漂移层(8)。IGBT区域(2)及二极管区域(3)设置于半导体基板(1),在半导体基板(1)的表面具有发射极电极(16)。感测IGBT区域(4)设置于半导体基板(1),与IGBT区域(2)相比面积小,在半导体基板(1)的表面具有与发射极电极(16)分离的感测发射极电极(20)。感测二极管区域(5)设置于半导体基板(1),与二极管区域(3)相比面积小,在半导体基板(1)的表面具有与发射极电极(16)分离的感测阳极电极(21)。感测二极管区域(5)以大于或等于漂移层(8)的厚度的量与IGBT区域(2)分离。

    半导体装置
    14.
    发明公开

    公开(公告)号:CN111066148A

    公开(公告)日:2020-04-24

    申请号:CN201780094516.9

    申请日:2017-09-07

    Abstract: 半导体装置(10)在N—型漂移层(1)的上表面侧具有P型阱层(2)、N型发射极层(3)、栅极绝缘膜(4)以及栅极电极(5a、5b),在N—型漂移层(1)的下表面侧具有N型缓冲层(6)、P型集电极层(7)、N++型层(8)。N++型层(8)在N型缓冲层(6)内局部地形成。N++型层(8)的杂质浓度高于N型缓冲层(6)的杂质浓度,并且N++型层(8)具有大于或等于P型集电极层(7)的杂质浓度的杂质浓度。

    半导体装置
    17.
    实用新型

    公开(公告)号:CN209591978U

    公开(公告)日:2019-11-05

    申请号:CN201690001686.9

    申请日:2016-06-08

    Abstract: 半导体基板(1)具有彼此相对的表面以及背面。第1金属层(2)形成在半导体基板(1)的表面。焊料接合用第2金属层(3)形成在第1金属层(2)之上。第3金属层(5)形成在半导体基板(1)的背面。焊料接合用第4金属层(6)形成在第3金属层(5)之上。第2金属层(3)的厚度比第4金属层(6)的厚度厚。第1、第3及第4金属层(2、5、6)未被图案分割。第2金属层(3)被图案分割,具有经由第1金属层(2)而彼此电连接的多个金属层。

Patent Agency Ranking