公开(公告)号：CN111081770B

公开(公告)日：2024-04-09

申请号：CN201910967906.3

申请日：2019-10-12

Applicant: 三菱电机株式会社

Inventor： 上马场龙

IPC: H01L29/739 ,  H01L27/07

Abstract: 本发明的目的在于，就在1个半导体衬底同时设置了晶体管区域和二极管区域的半导体装置而言，提供能够在二极管动作时实现良好的电气特性的半导体装置。半导体装置的特征在于，具备在具有正面和背面的半导体衬底设置的IGBT区域和二极管区域，该IGBT区域具备：第2导电型的基极层，其形成于该正面侧；以及第1沟槽部，其贯通该基极层而设置，该第1沟槽部具有：第1栅极电极，其下端与该基极层的下端相比位于上方；第2栅极电极，其设置于该第1栅极电极的正下方；以及绝缘膜，其设置于该第1栅极电极的侧面、该第1栅极电极和该第2栅极电极之间以及与该第2栅极电极接触的位置。

公开(公告)号：CN113394279A

公开(公告)日：2021-09-14

申请号：CN202110244642.6

申请日：2021-03-05

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  曾根田真也 ,  新田哲也

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/861 ,  H01L29/08

Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)构成为相邻地设置有绝缘栅型双极晶体管区域(1)和二极管区域(2)，绝缘栅型双极晶体管区域具有：第2导电型的基极层(9)，设置于第1主面侧的表层；以及第1导电型的发射极层(8)，选择性地设置于基极层(9)的第1主面侧的表层，俯视观察时在第1方向上具有宽度方向，二极管区域具有：第2导电型的阳极层(11)，设置于第1主面侧的表层；以及第1导电型的载流子注入抑制层(10)，选择性地设置于阳极层的第1主面侧的表层，俯视观察时在第2方向上具有宽度方向，俯视观察时第2方向上的载流子注入抑制层的宽度(W1)比第1方向上的发射极层的宽度(W2)窄。

公开(公告)号：CN107949916A

公开(公告)日：2018-04-20

申请号：CN201580082726.7

申请日：2015-08-26

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  深田祐介 ,  上马场龙 ,  梅山真理子 ,  樽崎敦司 ,  多留谷政良

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/0696 ,  H01L27/0664 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/739 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7813

Abstract: 具有：半导体基板；发射极电极，其形成于该半导体基板之上；栅极电极，其形成于该半导体基板之上；第1导电型的源极层，其形成于该半导体基板之上；第2导电型的基极层，其形成于该半导体基板之上；集电极电极，其形成于该半导体基板之下；多个有源沟槽栅，它们形成于该半导体基板的上表面侧，与该栅极电极连接；以及多个伪沟槽栅，它们形成于该半导体基板的上表面侧，未与该栅极电极连接。交替地设置有第1构造和第2构造，该第1构造是大于或等于3个该有源沟槽栅并排的构造，该第2构造是大于或等于3个该伪沟槽栅并排的构造。

公开(公告)号：CN104576710B

公开(公告)日：2017-12-19

申请号：CN201410225111.2

申请日：2014-05-26

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  田口健介

IPC: H01L29/06

CPC classification number: H01L29/402 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611

Abstract: 本发明的目的在于提供一种半导体装置，其不增大末端区域的面积就能够提高耐压性能。本发明涉及的半导体装置的特征在于，在末端区域(21)中，具有：P－型耐压保持区域(7)，其为从N－型衬底(1)的衬底表面(9)在预先设定的深度方向上形成的杂质区域；第1绝缘膜(10)，其在N－型衬底(1)上，以至少覆盖P－型耐压保持区域(7)的方式形成；第1场板(11)，其形成在第1绝缘膜(10)上；第2绝缘膜(12)，其以覆盖第1场板(11)及第1绝缘膜(10)的方式形成；以及第2场板(13)，其形成在第2绝缘膜(12)上，第1绝缘膜(10)的膜厚度在角部(24)中比在X方向直线部(22)及Y方向直线部(23)中厚。

公开(公告)号：CN111668212B

公开(公告)日：2023-09-29

申请号：CN202010135495.4

申请日：2020-03-02

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  曾根田真也

IPC: H01L27/07 ,  H01L29/78 ,  H01L29/739 ,  H01L29/06

Abstract: 得到具有良好的电气特性，并且抑制了制造成本的半导体装置。半导体装置(10)具有半导体衬底(40)，半导体衬底(40)被分类为IGBT区域(11)、二极管区域(12)、及MOSFET区域(13)。在半导体衬底(40)设置n‑型漂移层(50)。漂移层(50)在IGBT区域(11)、二极管区域(12)及MOSFET区域(13)之间共用。就半导体衬底(40)而言，通过在IGBT区域(11)和MOSFET区域(13)之间必然配置二极管区域(12)，从而使IGBT区域(11)与MOSFET区域(13)彼此分离而不相邻。

公开(公告)号：CN108695317B

公开(公告)日：2023-02-24

申请号：CN201810298798.0

申请日：2018-04-04

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  多留谷政良 ,  曾根田真也

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/417 ,  H01L29/739 ,  H01L29/861 ,  H01L21/8249 ,  H01L21/331 ,  H01L21/28

Abstract: 目的是针对在一个半导体衬底之上同时设置有开关元件区域和二极管区域的半导体装置，实现良好的二极管特性和低成本性。RC‑IGBT(104)具备横跨于晶体管区域(104A)和二极管区域(104B)之上，形成于半导体基体(35)的一个主面之上的第1电极(31)。半导体基体在晶体管区域(104A)，在一个主面(35A)侧具备MOS栅极构造(33)。RC‑IGBT(104)具备：层间绝缘膜(11)，其将MOS栅极构造(33)的栅极电极(7)覆盖，具备将半导体层露出的接触孔(13)；以及阻挡金属(12)，其形成于接触孔(13)内部。第1电极(31)进入至接触孔(13)，经由阻挡金属(12)与MOS栅极构造(33)的半导体层接触，与半导体基体(35)的二极管区域(104B)处的半导体层直接接触。

公开(公告)号：CN112563321A

公开(公告)日：2021-03-26

申请号：CN202010987022.7

申请日：2020-09-18

Applicant: 三菱电机株式会社

Inventor： 曾根田真也 ,  上马场龙 ,  新田哲也

IPC: H01L29/417 ,  H01L29/861 ,  H01L27/06 ,  H01L29/739 ,  H01L21/28 ,  H01L21/8249

Abstract: 本发明涉及半导体装置及其制造方法。目的在于提供一种能够改善恢复损耗以及恢复耐量这两者的技术。半导体装置具有：第2导电型的基极层，其配置于IGBT区域的半导体基板的表面侧；以及第2导电型的阳极层，其配置于二极管区域的半导体基板的表面侧。阳极层包含：第1部分，其具有下端，该下端位于与基极层的下端相同的位置或者与基极层的下端相比位于上方；以及第2部分，其在俯视观察时与第1部分相邻，下端与第1部分的下端相比位于上方。

公开(公告)号：CN107431087B

公开(公告)日：2020-12-11

申请号：CN201580077781.7

申请日：2015-03-13

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  楢崎敦司 ,  上马场龙 ,  深田祐介 ,  中村胜光

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在n型硅衬底(1)的表面形成有p型基极层(2)。在n型硅衬底(1)的背面形成有第一及第二n+型缓冲层(8、9)。第一n+型缓冲层(8)是通过加速电压不同的多次质子注入形成的，具有从n型硅衬底(1)的背面算起的深度不同的多个峰值浓度。第二n+型缓冲层(9)是通过磷注入形成的。从n型硅衬底(1)的背面算起，磷的峰值浓度的位置比质子的峰值浓度的位置浅。磷的峰值浓度比质子的峰值浓度高。在质子的峰值浓度的位置处，质子的浓度比磷的浓度高。

公开(公告)号：CN110649090A

公开(公告)日：2020-01-03

申请号：CN201910544776.2

申请日：2019-06-21

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  古川彰彦

IPC: H01L29/417 ,  H01L27/06 ,  H01L21/8249

Abstract: 本发明的目的在于针对晶体管区域和二极管区域形成于同一衬底的半导体装置，提供在二极管的恢复动作时具有良好的耐受性的半导体装置。该半导体装置具备晶体管区域和二极管区域，该晶体管区域和二极管区域在具有第1导电型的漂移层的半导体衬底相邻地形成，该晶体管区域在该漂移层之上具有第2导电型的基极层以及扩散层、第1导电型的发射极层以及栅极电极，在该漂移层的下侧具有第2导电型的集电极层，该二极管区域在该漂移层之上具有第2导电型的阳极层，在该漂移层的下侧具有第1导电型的阴极层，该阴极层越接近该晶体管区域则从该半导体衬底的下表面算起的深度越浅，且第1导电型杂质浓度越小。

公开(公告)号：CN104576710A

公开(公告)日：2015-04-29

申请号：CN201410225111.2

申请日：2014-05-26

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  田口健介

IPC: H01L29/06

CPC classification number: H01L29/402 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611

Abstract: 本发明的目的在于提供一种半导体装置，其不增大末端区域的面积就能够提高耐压性能。本发明涉及的半导体装置的特征在于，在末端区域(21)中，具有：P－型耐压保持区域(7)，其为从N－型衬底(1)的衬底表面(9)在预先设定的深度方向上形成的杂质区域；第1绝缘膜(10)，其在N－型衬底(1)上，以至少覆盖P－型耐压保持区域(7)的方式形成；第1场板(11)，其形成在第1绝缘膜(10)上；第2绝缘膜(12)，其以覆盖第1场板(11)及第1绝缘膜(10)的方式形成；以及第2场板(13)，其形成在第2绝缘膜(12)上，第1绝缘膜(10)的膜厚度在角部(24)中比在X方向直线部(22)及Y方向直线部(23)中厚。