-
公开(公告)号：CN101807432B
公开(公告)日：2012-02-01
申请号：CN201010167358.5
申请日：2006-03-10
Applicant: 三星电子株式会社
Inventor： 黄相元
IPC: G11C16/02
CPC classification number: G11C11/5628 , G11C7/1006 , G11C11/5642 , G11C16/0483 , G11C16/10 , G11C16/26 , G11C2211/5641
Abstract: 非易失性存储器阵列其中包括第一和第二块三态存储单元。这些第一和第二块被配置来分别作为第一和第二块物理存储单元独立运行，并且整体作为另一块虚拟存储单元运行。可以独立地读取第一和第二块存储单元和另一块虚拟存储单元来提供总共三块读取数据。
-
公开(公告)号：CN1992074B
公开(公告)日：2011-04-20
申请号：CN200610168832.X
申请日：2006-12-14
Applicant: 三星电子株式会社
Abstract: 提出了防止泄漏电流的行解码器以及包括其的半导体存储器件。行解码器包括地址解码器和选择信号发生器。地址解码器对预定地址信号解码并激活使能信号。择信号发生器在激活使能信号时电连接升压节点与输出节点以激活块选择信号，当去激活使能信号时中断升压节点和输出节点间及升压节点和接地电压节点间的通道。选择信号发生器包括反馈电路、开关及DC通道断路器。反馈电路与输出节点电连接以产生随块选择信号电压电平变化的输出电压。开关将反馈电路的输出电压传输到输出节点。DC通道断路器当激活使能信号时接通开关，当去激活使能信号时断开开关。因此，当施加到半导体存储器件的电源电压为低时，中断行解码器中的DC通道，从而防止泄漏电流。
-
公开(公告)号：CN1677565B
公开(公告)日：2010-06-16
申请号：CN200510059540.8
申请日：2005-03-29
Applicant: 三星电子株式会社
IPC: G11C11/409 , G11C11/419 , G11C16/06
CPC classification number: G06F12/0893 , G11C7/1039 , G11C7/1051 , G11C7/106 , G11C16/0483 , G11C16/26 , G11C2207/2245
Abstract: 用于从半导体器件读取数据的方法和器件，其中tR是读取操作时间，tT是缓冲器传送时间，而tH是主机传送时间，其中tR，tT和tH中的至少两个可被重叠，从而减小总传送时间。
-
公开(公告)号：CN101673580A
公开(公告)日：2010-03-17
申请号：CN200910205712.6
申请日：2009-07-09
Applicant: 三星电子株式会社
Inventor： 黄相元
CPC classification number: G11C11/5628 , G06F11/1068 , G11C7/04 , G11C16/3454 , G11C16/3459 , G11C2211/5621
Abstract: 通过以下步骤来操作非易失性存储装置：使用从与特定温度范围相关的理想校验电压Vv得出的校验电压电平，在存储装置中编程采样数据用于校验；使用与所述温度范围相关的所述校验电压Vv执行对所述采样数据的读取校验操作；以及基于所述读取校验操作的结果来确定温度补偿参数Nc。
-
公开(公告)号：CN1933028A
公开(公告)日：2007-03-21
申请号：CN200610151532.0
申请日：2006-09-11
Applicant: 三星电子株式会社
Inventor： 黄相元
CPC classification number: G11C16/32 , G11C7/1027 , G11C7/1051 , G11C7/1066 , G11C7/22 , G11C7/222 , G11C16/0483
Abstract: 一种NAND快闪存储装置，可以包括接口块，用于在读取操作期间接收外部读取使能信号，以输出内部时钟信号。该NAND快闪存储装置也可以包括缓冲器时钟控制电路，用于响应于数据输出使能信号和内部时钟信号而工作。该NAND快闪存储装置还可以包括缓冲器时钟生成电路，用于接收内部时钟信号并根据缓冲器时钟控制电路的控制输出而生成第一和第二缓冲器时钟信号。该NAND快闪存储装置还可以包括数据输出缓冲器电路，用于响应于第一和第二缓冲器时钟信号中的一个而依次输出所读取的数据，其中，当数据输出使能信号被激活时，所述缓冲器时钟控制电路控制缓冲器时钟生成电路生成具有单个脉冲的第二缓冲器时钟信号。
-
Patent Agency Ranking
公开(公告)号：CN118427006A
公开(公告)日：2024-08-02
申请号：CN202311744198.X
申请日：2023-12-18
Applicant: 三星电子株式会社
Abstract: 一种存储设备，其包括：非易失性存储器设备，包括存储第一设备信息并基于第一设备信息操作的存储器电路；存储控制器，控制非易失性存储器设备；以及缓冲存储器，存储由存储控制器管理的映射数据并存储作为第一设备信息的备份的第二设备信息。第一设备信息包括关于非易失性存储器设备的操作参数和操作频率的信息。存储控制器进一步基于存储在缓冲存储器中的第二设备信息对存储在非易失性存储器设备的存储器电路中的第一设备信息执行恢复操作。
-
公开(公告)号：CN101645307B
公开(公告)日：2015-07-22
申请号：CN200910160233.7
申请日：2009-07-30
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/10 , G11C16/3454
Abstract: 本发明提供了一种用于将快闪存储器设备编程的方法、设备和系统，该方法包括：执行位线设置操作；以及与该位线设置操作同时执行通道预充电操作，该通道预充电操作包括将通道预充电电压施加到所有字线；该设备包括：电压产生器，被布置用于提供编程电压、读取电压、通过电压、以及通道预充电电压中的每一个；高电压开关，其连接到电压产生器，并且被布置用于可切换地提供所述编程电压、读取电压、通过电压、或通道预充电电压之一；以及控制逻辑，其连接到高电压开关，并且被布置用于同时执行位线设置操作和通道预充电操作，所述通道预充电操作包括控制高电压开关以便将通道预充电电压施加到所述设备的被选中的字线和未被选中的字线二者。
-
公开(公告)号：CN101635172B
公开(公告)日：2015-04-01
申请号：CN200910165172.3
申请日：2009-07-23
Applicant: 三星电子株式会社
CPC classification number: G11C11/5628 , G11C2211/5621
Abstract: 一种非易失性存储器件包括多个存储单元。每个存储单元被配置为实现多个状态之一，而每个状态代表不同的多位数据。在一个实施例中，所述编程方法包括同时地(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态。所述精细第三选择状态具有比第三选择状态更高的检验电压。
-
公开(公告)号：CN1971762B
公开(公告)日：2011-07-27
申请号：CN200610149269.1
申请日：2006-11-21
Applicant: 三星电子株式会社
Inventor： 黄相元
CPC classification number: G11C16/0483 , G11C16/10 , G11C16/26 , G11C2216/14
Abstract: 一种NAND快闪存储器设备，包括：NAND快闪存储器单元阵列；连接到NAND快闪存储器单元的多个字线；以及连接到NAND快闪存储器单元的多个位线。所述每个位线包括：第一位线部分、第二位线部分、以及在第一和第二位线部分之间延伸的开关装置，以将第一和第二位线部分选择性地连接到一起。至少第一NAND快闪存储器单元连接到第一位线部分，并且至少第二NAND快闪存储器单元连接到第二位线部分。通过包括主和次页面缓冲器，可以在单个编程操作中对连接到同一组位线的两页面的存储器单元进行编程，从而实现了“双速”编程。
-
公开(公告)号：CN1901093B
公开(公告)日：2010-12-08
申请号：CN200610108021.0
申请日：2006-07-24
Applicant: 三星电子株式会社
CPC classification number: G11C29/846
Abstract: 本发明公开了一种用在非易失性存储设备中的冗余选择器电路，该冗余选择器电路包括：ROM单元阵列，其中存储了有缺陷的地址，其包括以行和列的矩阵布置的多个ROM单元；ROM控制器，用于在加电时依次选择ROM单元阵列的行；读出放大器块，用于从根据ROM控制器的控制依次选择的相应行的ROM单元中读出和放大数据位；锁存块，用于通过开关电路接收由读出放大器块所读出的数据位，并且锁存所输入的数据位作为有缺陷的地址；以及比较器块，用于检测在正常操作中输入的地址是否与存储在锁存块中的一个有缺陷的地址匹配。随着依次选择了行，通过串行传送方式将ROM单元阵列的有缺陷地址经读出放大器块传送至锁存块。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.02 seconds)
