-
公开(公告)号：CN111725314B
公开(公告)日：2024-02-23
申请号：CN201910987953.4
申请日：2019-10-17
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L27/088
Abstract: 提供了具有多方向沟道和拥有增加的有效宽度的栅极的多方向沟道晶体管、以及包括该多方向沟道晶体管的半导体器件，其中该多方向沟道晶体管包括：至少一个鳍，在衬底上的有源区上，并且与在第一方向上延伸的凹陷相邻设置；栅线，在交叉第一方向的第二方向上延伸，并且覆盖所述至少一个鳍和凹陷的至少一部分；源/漏区，在栅线两侧处的有源区上；以及沟道区，在源/漏区之间在栅线下方的有源区中，其中第一方向与第二方向斜交，并且栅线下方的电介质膜在所述至少一个鳍和凹陷两者上具有基本相同的厚度。
-
公开(公告)号：CN116997180A
公开(公告)日：2023-11-03
申请号：CN202310467637.0
申请日：2023-04-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置可包括：位线，其在第一方向上延伸；半导体图案，其位于位线上，半导体图案包括在第一方向上彼此相对的第一竖直部分和第二竖直部分以及连接第一竖直部分和第二竖直部分的水平部分；第一字线和第二字线，其位于水平部分上，分别与第一竖直部分和第二竖直部分相邻；以及栅极绝缘图案，其位于第一竖直部分和第一字线之间以及第二竖直部分和第二字线之间。水平部分的底表面可位于低于或等于位线的最上表面的高度处。
-
公开(公告)号：CN116896877A
公开(公告)日：2023-10-17
申请号：CN202310315781.2
申请日：2023-03-28
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：基板；在基板上的第一栅极结构和第二栅极结构；单个背栅极结构，在第一栅极结构和第二栅极结构之间；第一结构，包括在垂直方向上延伸的第一垂直沟道区，第一垂直沟道区的至少一部分在第一栅极结构和单个背栅极结构之间；以及第二结构，包括在垂直方向上延伸的第二垂直沟道区。第二结构与第一结构间隔开，第二垂直沟道区的至少一部分在第二栅极结构和单个背栅极结构之间。
-
公开(公告)号：CN118742025A
公开(公告)日：2024-10-01
申请号：CN202311503561.9
申请日：2023-11-13
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器装置，包括位线、在位线上彼此间隔开的第一和第二字线、在第一字线和第二字线之间的背栅电极、在第一字线和背栅电极之间的第一有源图案、在第二字线和背栅电极之间的第二有源图案、分别连接到第一有源图案和第二有源图案的接触图案、以及在第一有源图案和第一字线之间以及在第二有源图案和第二字线之间的第一栅极绝缘图案。第一栅极绝缘图案的顶表面位于与第一字线和第二字线的顶表面基本相同的高度处。第一栅极绝缘图案包括高k介电材料。
-
公开(公告)号：CN118434129A
公开(公告)日：2024-08-02
申请号：CN202311511610.3
申请日：2023-11-13
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , H10B63/00 , H10B63/10 , H01L23/498 , H01L23/528
Abstract: 公开了半导体器件及其制造方法。该半导体器件包括下基板、在下基板上的下电介质结构、在下基板和下电介质结构之间的存储单元结构、在下电介质结构中的下接合焊盘、在下电介质结构上的上电介质结构、在上电介质结构上的上基板、在上基板和上电介质结构之间的晶体管和在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。
-
Patent Agency Ranking
公开(公告)号：CN118076100A
公开(公告)日：2024-05-24
申请号：CN202311529661.9
申请日：2023-11-16
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。该半导体器件包括：下结构，包括位线；单元半导体主体，在下结构上与位线竖直地重叠；外围半导体主体，在下结构上，包括设置在与单元半导体主体的至少一部分相同水平上的部分；以及外围栅极，在外围半导体主体上，其中，外围半导体主体包括具有第一宽度的下区域、以及在下区域上具有大于第一宽度的第二宽度的上区域。
-
公开(公告)号：CN116936474A
公开(公告)日：2023-10-24
申请号：CN202310323742.7
申请日：2023-03-29
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L23/552
Abstract: 一种制造半导体器件的方法包括在衬底中形成多个第一沟槽。形成多个第一填充层，多个第一填充层填充第一沟槽并具有延伸以从衬底突出的突出部。在第一填充层的突出部的侧壁上形成间隔物。间隔物暴露衬底的在相邻的第一填充层之间的部分。通过蚀刻衬底的由间隔物暴露的部分，在第一沟槽周围形成多个第二沟槽。形成填充第二沟槽的多个第二填充层。去除所有的第一填充层和间隔物。形成共形地覆盖第一沟槽的内壁的栅材料层。通过分离栅材料层在每个第一沟槽中形成一对栅结构。
-
公开(公告)号：CN116249346A
公开(公告)日：2023-06-09
申请号：CN202211536107.9
申请日：2022-12-01
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B63/00 , G11C5/02 , G11C11/401 , G11C13/00
Abstract: 一种半导体存储器件可以包括：单元阵列结构，包括电连接到存储单元的第一接合焊盘；以及外围电路结构，包括第二接合焊盘，该第二接合焊盘电连接到外围电路并接合到第一接合焊盘。单元阵列结构可以包括：堆叠，包括在垂直方向上堆叠的水平导电图案；包括垂直导电图案的垂直结构，垂直导电图案在垂直方向上与堆叠交叉；以及提供在覆盖堆叠的一部分的平坦化绝缘层中的电力电容器。
-
公开(公告)号：CN106935508A
公开(公告)日：2017-07-07
申请号：CN201610829464.2
申请日：2016-09-18
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 本发明提供了具有栅极的半导体器件和形成该半导体器件的方法。该方法包括形成栅电介质、在栅电介质上形成第一导电材料层、在第一导电材料层上形成源材料层、和通过执行热处理工艺将源材料层中包含的第一元素扩散到第一导电材料层中以形成掺杂材料层。
-
公开(公告)号：CN118829207A
公开(公告)日：2024-10-22
申请号：CN202410234973.5
申请日：2024-03-01
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：第一位线，其在第一方向上延伸；第一半导体图案，其在第二方向上延伸并且包括彼此相对的第一端和第二端，第一半导体图案的第一端与第一位线接触；第一字线，其在第一半导体图案上并且在第三方向上延伸；选择线，其邻近于第一半导体图案的第二端并且平行于第三方向；第二半导体图案，其介于选择线和第一半导体图案之间并且具有彼此相对的第一端和第二端；第二位线，其在第一方向上延伸并且与第二半导体图案的第一端接触；以及源极线，其在第一方向上延伸并且与第二半导体图案的第二端接触。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.022 seconds)
