-
公开(公告)号：CN106205663A
公开(公告)日：2016-12-07
申请号：CN201610381950.2
申请日：2016-06-01
Applicant: 三星电子株式会社
CPC classification number: G06F11/1068 , G06F11/1048 , G11C29/02 , G11C29/42 , G11C29/52 , H03M13/05 , H03M13/1575 , G11C7/10 , G11C29/56008
Abstract: 公开了半导体存储器设备、存储器系统及错误校正的方法。半导体存储器设备能够在半导体存储器设备外部检测半导体存储器设备中生成的误校正比特。所述半导体存储器设备可以基于从外部接收到的第一数据生成第一检查比特；将包括第一数据和第一检查比特的纠错码(ECC)码字划分到多个ECC码字组；以及将由包括在第一ECC码字组中的错误比特所引起的误校正比特布置在另一ECC码字组中而不是第一ECC码字组中。
-
公开(公告)号：CN115482870A
公开(公告)日：2022-12-16
申请号：CN202210553274.8
申请日：2022-05-19
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括存储器单元阵列和循环冗余校验(CRC)引擎。存储器单元阵列包括结合到多条字线和多条位线的多个易失性存储器单元。CRC引擎在对存储器单元阵列的存储器操作中：检测通过链路从半导体存储器装置外部的存储器控制器提供的主数据和系统奇偶校验数据中的错误，基于系统奇偶校验数据生成错误标志并将错误标志发送到存储器控制器，错误标志指示检测到的错误是对应于与链路相关联的第一类型的错误还是对应于与易失性存储器单元相关联的第二类型的错误。
-
公开(公告)号：CN114694698A
公开(公告)日：2022-07-01
申请号：CN202111108880.0
申请日：2021-09-22
Applicant: 三星电子株式会社
Abstract: 半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述清理控制电路基于用于刷新所述存储单元行的刷新行地址生成用于对第一存储单元行执行清理操作的清理地址。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路在第一间隔期间对所述第一存储单元行中的多个子页面执行错误检测及纠正操作以对错误发生数量计数，并且基于所述第一存储单元行中的所述错误发生数量确定在所述清理操作中的第二间隔中的子操作。
-
公开(公告)号：CN114253759A
公开(公告)日：2022-03-29
申请号：CN202110871357.7
申请日：2021-07-30
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 一种半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器、清理控制电路和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述清理控制电路基于对所述存储单元阵列执行的刷新操作产生清理地址。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路对第一存储单元行中的多个子页面执行错误检测操作，以对错误发生数目进行计数，并基于所述错误发生数目判定是否纠正在其中检测到错误的码字。回写未纠正的码字或纠正后的码字，并且基于所述错误发生数目，可以将所述第一存储单元行的行地址作为行故障地址存储在所述故障地址寄存器中。
-
公开(公告)号：CN110556156A
公开(公告)日：2019-12-10
申请号：CN201910191825.9
申请日：2019-03-14
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件、存储系统及操作半导体存储器件的方法。半导体存储器件包括存储单元阵列、纠错码(ECC)引擎、刷新控制电路、擦洗控制电路和控制逻辑电路。刷新控制电路响应于从存储控制器接收到的第一命令，生成用于刷新存储单元行上的存储区域的刷新行地址。擦洗控制电路对刷新行地址进行计数，并且每当擦洗控制电路计数了刷新行地址中的N个刷新行地址时，生成用于对存储单元行中的第一存储单元行执行擦洗操作的擦洗地址。ECC引擎从第一存储单元行中的至少一个子页面中读取对应于第一码字的第一数据，校正第一码字中的至少一个错误位，并将校正后的第一码字写回对应的存储位置中。
-
Patent Agency Ranking
公开(公告)号：CN110120243A
公开(公告)日：2019-08-13
申请号：CN201910004034.0
申请日：2019-01-03
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了半导体存储器装置、操作其的方法以及存储器系统。所述半导体存储器装置包括：存储器单元阵列、纠错码引擎、输入/输出选通电路以及控制逻辑电路。存储器单元阵列包括多个存储体阵列，每个存储体阵列包括动态存储器单元。响应于访问地址和命令，控制逻辑电路生成用于控制输入/输出选通电路的第一控制信号和用于控制纠错码引擎的第二控制信号。控制逻辑电路响应于第一命令控制纠错码引擎对将被存储在至少一个存储体阵列的第一页中的写入数据执行s位纠错码编码，并响应于第二命令控制纠错码引擎对从第一页读取的第一码字执行t位纠错码解码。
-
公开(公告)号：CN110085277A
公开(公告)日：2019-08-02
申请号：CN201811606585.6
申请日：2018-12-27
Applicant: 三星电子株式会社
Inventor： 车相彦
Abstract: 提供一种存储器装置、存储器系统和操作存储器装置的方法。所述半导体存储器装置包括：存储器单元阵列，包括多个动态存储器单元；纠错码(ECC)引擎；输入/输出(I/O)门控电路，连接在所述ECC引擎与所述存储器单元阵列之间；错误信息寄存器，被配置为存储错误地址和第一校验子，错误地址和第一校验子与存储在所述存储器单元阵列的第一页中的第一码字中的第一错误位相关联；控制逻辑，基于被再次读取并包括与第一错误位不同的第二错误位的第一码字，通过使用存储在所述错误信息寄存器中的第一校验子来恢复与第二错误位相关联的第二校验子，并顺序地校正第一错误位和第二错误位。
-
公开(公告)号：CN110046112A
公开(公告)日：2019-07-23
申请号：CN201811502100.9
申请日：2018-12-10
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 一种存储器系统包括存储器装置和存储器控制器。所述存储器装置响应于读命令来输出数据。所述存储器装置包括第一功能电路，所述第一功能电路响应于所述读命令来基于存储在所述存储器装置中的数据执行第一操作，以生成第一已处理数据。所述存储器控制器响应于从主机接收到的读请求来向所述存储器装置提供所述读命令。所述存储器控制器接收与执行所述第一操作相关联的状态信息。所述存储器控制器包括第二功能电路，所述第二功能电路基于所述第一已处理数据执行第二操作以生成第二已处理数据。所述第二操作的方式根据所述状态信息而变化。
-
公开(公告)号：CN107437435A
公开(公告)日：2017-12-05
申请号：CN201710371303.8
申请日：2017-05-23
Applicant: 三星电子株式会社
CPC classification number: G11C29/022 , G11C29/838
Abstract: 提供了一种操作半导体存储器件的方法。在操作包括含有多个存储体阵列的存储器单元阵列在内的半导体存储器件的方法中，测试存储器单元阵列的第一区域中的存储器单元以检测第一区域中的一个或多个故障单元，确定与所检测到的一个或多个故障单元相对应的故障地址，并且将所确定的故障地址存储在存储器单元阵列中与第一区域不同的第二区域中。
-
公开(公告)号：CN106997783A
公开(公告)日：2017-08-01
申请号：CN201610916491.3
申请日：2016-10-20
Applicant: 三星电子株式会社
IPC: G11C29/42
CPC classification number: G06F3/0679 , G06F3/0619 , G06F3/064 , G06F11/106 , G11C11/1673 , G11C11/1675 , G11C29/52 , G11C29/42
Abstract: 提供了半导体存储装置和操作半导体存储装置的方法。可以通过访问存储单元阵列的页以提供包括可单独写入至存储器的页的数据子单元的数据，并提供配置为检测和校正数据中的误差位的奇偶校验数据，以及响应于确定所选数据子单元包括可校正误差而选择性地实现所选数据子单元的回写，来提供从包括存储单元阵列和误差校正电路的半导体存储装置擦除误差的方法。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.039 seconds)
