公开(公告)号：CN114694701A

公开(公告)日：2022-07-01

申请号：CN202111253410.3

申请日：2021-10-27

Applicant: 三星电子株式会社

Inventor： 金基兴 ,  金俊亨 ,  朴晟喆 ,  郑汉均 ,  丁孝镇 ,  河庆洙

IPC: G11C11/15 ,  G06F7/58

Abstract: 一种半导体存储设备包括存储单元阵列、读出放大器电路和随机码生成器。存储单元阵列被划分为沿第一方向和与第一方向交叉的第二方向布置的多个子阵列块。读出放大器电路相对于存储单元阵列沿第二方向布置，并且包括多个输入/输出(I/O)读出放大器。随机码生成器基于功率稳定信号和反熔丝标志信号生成随机确定的随机码。从第一组I/O读出放大器中选择的第二组I/O读出放大器通过对主数据的数据比特进行数据加扰来执行数据I/O操作。第一组I/O读出放大器对应于通过访问地址访问的第一组子阵列块。

公开(公告)号：CN114694698A

公开(公告)日：2022-07-01

申请号：CN202111108880.0

申请日：2021-09-22

Applicant: 三星电子株式会社

Inventor： 金基兴 ,  车相彦 ,  金俊亨 ,  朴晟喆 ,  丁孝镇 ,  河庆洙

IPC: G11C7/12 ,  G11C7/18 ,  G11C8/14

Abstract: 半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述清理控制电路基于用于刷新所述存储单元行的刷新行地址生成用于对第一存储单元行执行清理操作的清理地址。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路在第一间隔期间对所述第一存储单元行中的多个子页面执行错误检测及纠正操作以对错误发生数量计数，并且基于所述第一存储单元行中的所述错误发生数量确定在所述清理操作中的第二间隔中的子操作。

公开(公告)号：CN114253759A

公开(公告)日：2022-03-29

申请号：CN202110871357.7

申请日：2021-07-30

Applicant: 三星电子株式会社

Inventor： 金基兴 ,  车相彦 ,  金俊亨 ,  朴晟喆 ,  丁孝镇 ,  河庆洙

IPC: G06F11/10

Abstract: 一种半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器、清理控制电路和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述清理控制电路基于对所述存储单元阵列执行的刷新操作产生清理地址。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路对第一存储单元行中的多个子页面执行错误检测操作，以对错误发生数目进行计数，并基于所述错误发生数目判定是否纠正在其中检测到错误的码字。回写未纠正的码字或纠正后的码字，并且基于所述错误发生数目，可以将所述第一存储单元行的行地址作为行故障地址存储在所述故障地址寄存器中。