半导体器件
    11.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114068574A

    公开(公告)日:2022-02-18

    申请号:CN202110879545.4

    申请日:2021-08-02

    Abstract: 一种半导体器件包括:在第一基板上的电路元件;栅电极,在第二基板上并堆叠为在第一方向上彼此间隔开;牺牲绝缘层,在穿透第二基板的下贯穿绝缘层上,堆叠为在第一方向上彼此间隔开,并具有与栅电极相对的侧表面;沟道结构,穿透栅电极,在第二基板上垂直地延伸,并包括沟道层;第一分隔图案,穿透栅电极并包括第一阻隔图案和从第一阻隔图案在第二方向上延伸的第一图案部分;以及第二分隔图案,穿透栅电极,设置为平行于第一分隔图案并在第二方向上延伸。牺牲绝缘层的侧表面中的一些可以在第三方向上与第一阻隔图案重叠。

    布线结构和包括该布线结构的垂直存储器装置

    公开(公告)号:CN113140572A

    公开(公告)日:2021-07-20

    申请号:CN202110061098.1

    申请日:2021-01-18

    Abstract: 一种布线结构包括衬底上的第一金属图案至第三金属图案。第一金属图案在第二方向上延伸,并且在第三方向上具有第一宽度。第二金属图案在第三方向上延伸以与第一金属图案交叉,并且在第二方向上具有第二宽度。第三金属图案在第一金属图案和第二金属图案彼此交叉的区域处连接到第一金属图案和第二金属图案,并且具有在每个角中具有凹部的实质上矩形形状。第三金属图案具有第三宽度,其被定义为凹部中的在与第二方向和第三方向成锐角的第四方向上的相对的凹部之间的最小距离,第三宽度小于或等于第一宽度和第二宽度中更小的一个。

    用于为软决策解码器调整输入范围的装置和方法

    公开(公告)号:CN1731773A

    公开(公告)日:2006-02-08

    申请号:CN200510069789.7

    申请日:2005-01-05

    CPC classification number: H04L25/067 H04B1/707 H04B2201/7071 H04L1/0045

    Abstract: 提供了一种用于在移动通信系统中根据输入比特值来调整所希望的表示部分的装置和方法,其中,仅表示已定义的部分输入比特值,以便使输出比特数小于输入比特数,并且将包括在未表示部分中的比特值映射到特定值。在该装置和方法中,测量器将可能的输出比特值划分为至少三个部分,并在预定时间内测量各个部分的输出比特的输出频率。当特定部分的输出频率大于其它部分的输出频率时,控制器调整所希望的表示部分。

    半导体器件及其制造方法
    15.
    发明公开

    公开(公告)号:CN116916658A

    公开(公告)日:2023-10-20

    申请号:CN202310087634.4

    申请日:2023-01-30

    Abstract: 一种半导体器件,包括:绝缘结构;绝缘结构中的第一导电结构,第一导电结构包括第一导电层和第二导电层;以及绝缘结构中的第二导电结构,第二导电结构包括第二导电结构的第一导电层。第一导电结构的宽度大于第二导电结构的宽度。第一导电结构的第一导电层、第一导电结构的第二导电层和第二导电结构的第一导电层包括相同的非金属元素。第一导电结构的第二导电层中的非金属元素的浓度高于第一导电结构的第一导电层和第二导电结构的第一导电层中的非金属元素的浓度。

    半导体器件及其形成方法
    16.
    发明授权

    公开(公告)号:CN109427807B

    公开(公告)日:2023-09-12

    申请号:CN201810818513.1

    申请日:2018-07-24

    Abstract: 提供半导体器件及其形成方法。该半导体器件可以包括:多个栅电极,其层叠在衬底上并且在垂直方向上彼此间隔开;以及沟道区域,其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括:第一导电层,其限定朝向所述沟道区域凹入的凹陷;以及第二导电层,其位于由所述第一导电层限定的所述凹陷中。第二导电层中的杂质的第一浓度可以高于第一导电层中的杂质的第二浓度,并且所述杂质可以包括氮(N)。

    半导体存储器件和导体结构

    公开(公告)号:CN109244078B

    公开(公告)日:2023-07-04

    申请号:CN201810749616.7

    申请日:2018-07-10

    Abstract: 提供了半导体存储器件和导体结构。该半导体存储器件可以包括衬底、堆叠在衬底上的栅电极结构、在栅电极结构之间的绝缘图案、穿透栅电极结构和绝缘图案的垂直沟道、以及数据存储图案。垂直沟道可以电连接到衬底。数据存储图案可以布置在栅电极结构与垂直沟道之间。栅电极结构的每个可以包括壁垒膜、金属栅极和晶粒边界填塞层。晶粒边界填塞层可以在壁垒膜与金属栅极之间。

    半导体器件
    18.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113764430A

    公开(公告)日:2021-12-07

    申请号:CN202110573257.6

    申请日:2021-05-25

    Abstract: 一种半导体器件包括:栅电极,所述栅电极在垂直于衬底的上表面的第一方向上堆叠并且彼此间隔开;层间绝缘层,所述层间绝缘层与所述栅电极交替堆叠在所述衬底上;沟道结构,所述沟道结构延伸穿过所述栅电极;和分隔区域,所述分隔区域在所述第一方向上延伸穿过所述栅电极,并且在垂直于所述第一方向的第二方向上延伸,其中,每个所述栅电极包括顺序堆叠的第一导电层和第二导电层,所述第二导电层包括金属氮化物,并且其中,所述第一导电层和所述第二导电层均与所述分隔区域物理接触。

    具有竖直护板结构的半导体器件
    19.
    发明公开

    公开(公告)号:CN113299659A

    公开(公告)日:2021-08-24

    申请号:CN202011538276.7

    申请日:2020-12-23

    Abstract: 可以提供一种半导体器件,该半导体器件包括:衬底,其包括单元阵列区和贯通电极区;电极堆叠件,其位于衬底上,并且包括电极;竖直结构,其在单元阵列区内穿过电极堆叠件;竖直护板结构,其位于延伸区内,并且围绕贯通电极区;以及绝缘层,其位于由竖直护板结构限定的周边内部,并且与位于电极同一水平。电极可以包括第一突起,其在平面图中在竖直护板结构之间突出。

    半导体器件及其形成方法
    20.
    发明公开

    公开(公告)号:CN109427807A

    公开(公告)日:2019-03-05

    申请号:CN201810818513.1

    申请日:2018-07-24

    Abstract: 提供半导体器件及其形成方法。该半导体器件可以包括:多个栅电极,其层叠在衬底上并且在垂直方向上彼此间隔开;以及沟道区域,其在所述垂直方向上延伸穿过所述多个栅电极。所述多个栅电极中的每一个可以包括:第一导电层,其限定朝向所述沟道区域凹入的凹陷;以及第二导电层,其位于由所述第一导电层限定的所述凹陷中。第二导电层中的杂质的第一浓度可以高于第一导电层中的杂质的第二浓度,并且所述杂质可以包括氮(N)。

Patent Agency Ranking