公开(公告)号：CN109103200B

公开(公告)日：2023-10-17

申请号：CN201810642566.2

申请日：2018-06-21

Applicant: 三星电子株式会社

Inventor： 李秉一 ,  具池谋 ,  李晫 ,  车俊昊

IPC: H10B43/20 ,  H10B43/27 ,  H10B43/40

Abstract: 一种半导体器件包括：具有第一区域和第二区域的衬底；具有多个栅电极的栅电极堆叠，所述多个栅电极在第一区域中在垂直于衬底的上表面的第一方向上垂直地堆叠并彼此间隔开，并且在平行于衬底的上表面的第二方向上从第一区域到第二区域延伸为具有不同的长度；在第一区域和第二区域中在垂直于第一方向的第二方向上延伸同时贯穿衬底上的栅电极堆叠的第一隔离区域和第二隔离区域；串隔离区域，在第一区域中设置在第一隔离区域与第二隔离区域之间，并且在第二方向上延伸同时贯穿栅电极堆叠的一部分；以及在第一区域和第二区域中的至少一个中与串隔离区域线形地设置并在第二方向上彼此间隔开的多个辅助隔离区域。

公开(公告)号：CN110504272A

公开(公告)日：2019-11-26

申请号：CN201910275192.X

申请日：2019-04-08

Applicant: 三星电子株式会社

Inventor： 姜秀彬 ,  李秉一 ,  具池谋 ,  徐裕轸 ,  李晫

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L21/768

Abstract: 本发明提供了一种半导体装置。所述半导体装置包括设置在基底上的堆叠结构。堆叠结构包括多个栅电极。所述半导体装置还包括设置在基底上并穿过堆叠结构的第一结构以及设置在基底上的第二结构。第二结构设置在堆叠结构的外部，面向第一结构并与第一结构间隔开。第一结构包括穿过所述多个栅电极的至少一部分并在堆叠结构的外部延伸的多条分离线，并且第二结构由与第一结构的材料相同的材料形成。

公开(公告)号：CN109103200A

公开(公告)日：2018-12-28

申请号：CN201810642566.2

申请日：2018-06-21

Applicant: 三星电子株式会社

Inventor： 李秉一 ,  具池谋 ,  李晫 ,  车俊昊

IPC: H01L27/11578 ,  H01L27/11582 ,  H01L27/11573

Abstract: 一种半导体器件包括：具有第一区域和第二区域的衬底；具有多个栅电极的栅电极堆叠，所述多个栅电极在第一区域中在垂直于衬底的上表面的第一方向上垂直地堆叠并彼此间隔开，并且在平行于衬底的上表面的第二方向上从第一区域到第二区域延伸为具有不同的长度；在第一区域和第二区域中在垂直于第一方向的第二方向上延伸同时贯穿衬底上的栅电极堆叠的第一隔离区域和第二隔离区域；串隔离区域，在第一区域中设置在第一隔离区域与第二隔离区域之间，并且在第二方向上延伸同时贯穿栅电极堆叠的一部分；以及在第一区域和第二区域中的至少一个中与串隔离区域线形地设置并在第二方向上彼此间隔开的多个辅助隔离区域。